
## HARDWARE BOOKS 3

## 6809マイコン製作実習(上)

-6809の基礎から制御用マイコンの設計まで一

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM 近藤元一 著



## HARDWARE BOOKS 3

## 6809マイコン製作実習(上)

-6809の基礎から制御用マイコンの設計まで-

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM 近藤元一 著

#### はじめに

エレクトロニクスに関する技術の発展は目覚ましいものがあります。今日の最新鋭のマシンが次の日には旧型マシンに転落するかもしれないほどに技術の変遷は早く、厳しくなっています。その中でもマイクロコンピュータを中心とした電子技術の発達は"すさまじい"の一語につきるのではないでしょうか。これからのエンジニアにとって、マイクロコンピュータの理解は必須条件となることでしょう。

本書はマイクロコンピュータに興味がある人、あるいはエンジニアの卵の人にとってマイクロコンピュータの基礎を学習するための最良の参考書であることを目指してまとめたものです。


マイクロコンピュータチップには、68系の代表的な存在である6809を取り上げました。このチップを使用したワンボード・マイクロコンピュータを実際に製作し、そのコンピュータを用いて種々の機械を制御してみます。


マイクロコンピュータを理解するための一番の近道は作ってみることです. 100冊の本を読むよりも、1台のマイクロコンピュータを作ることの方がはるかに理解が深まります. 読者も本書の内容に沿って製作してみることで、自然にソフトとハードが両方とも理解できるものと確信しています.


本書は第1巻「基礎・設計編」、第2巻「製作・応用編」の2巻構成にしました。第1巻の方でマイクロコンピュータチップ6809の基礎とその設計方法を学習します。そしてその間に部品を用意し、第2巻で実際にワンボード・マイクロコンピュータを組み立て、いろいろの機械を動かす、という手順で学習を進めたいと思います。

では、さっそく部品を発生しましょう。部品が到着するまで、じっくりと基礎から学習を行うようにしてください。

1986年12月










# ・マイコン





- ①SBC69外観
- ②基板表
- ③基板裏の配線
- ④16進キーボード

## **Contents**

#### 第1章 数の表現 11 1■コンピュータにおける数値表現 7.3 13 1.1 10進数 13 1.2 2 進数 14 1.3 16進数 15 1.4 8進数 16 1.5 2進化10進数 17 1.6 アドレス線の読みかた 1.7 データ線の読みかた 20 1.8 数の構成 2■2進数による数値表現 22 ■ 2.1 数値表現における桁の重み 23 2.2 2 進数の10進数変換 24 2.3 負の数と補数 24 2.4 補数の重要性 2.5 補数による計算 26 ■ 2.6 符号なし2進数と符号付き2進数 練習問題

## 第2章 マイコンの構成 29

- **1 マイコンの基本構成** *31*
- 2 8 ビットマシンの定義と位置づけ 33
- 3 6809MPU 34

35 3.1 6800 と 6809

36 3.2 6809と6809E 36 3.3 6809の実行スピード 4 ■ 6809の性能 40 5 ■ 6809の内部構成 42 42 ■ 5 1 内部構成の概要 5 2 各ピンの機能 5.3 各レジスタの機能 第3章 6809命令セット 59 1 ■ 6809命令セットの分類法 61 2 ■ 8 ビット・レジスタ/メモリ命令 63 ADC ADD AND ASL ASR BIT CLR CMP COM DAA DEC EOR EXG INC LD LSL LSR MUL NEG OR ROR SBC ST SUBSTST TFR 3 ■ 16ビット・レジスタ/メモリ命令 ADDD CMPD EXG LDD SEX STD SUBD TFR 4 ■ インデックス・レジスタ/スタックポインタ命令 CMP EXG LEA LD PSH PUL ST ABX **5** ■ ブランチ命令 *88* BEO BNE BMI BPL BCS BCC BVS BVC BGT BGE BLE BLT BHI BLO BLS BRA BSR BRN 6 ■ その他の命令

ANDCC CWAI NOP ORCC JMP JSR RTS RTI SWI SYNC

## 第4章 アドレッシングモードと割り込み 101

#### 1 ■ アドレッシングモード 103

105 ■ 1.1 アドレッシングモードの種類

エクステンデッド・アドレッシング/ダイレクト・アドレッシング/イミディエイト・アドレッシング/インペレント・アドレッシング/インデックスト・アドレッシング/リラティブ・アドレッシング

113 ■1.2 インデックス・モードの種類

オフセットなしアドレッシング/定数オフセット付き アドレッシング/アキュムレータ・オフセット付きアドレッシング/自動増減型アドレッシング/PC相対アドレッシング/間接アドレッシング

#### 2■割り込み動作 123

123 2.1 割り込み機能

124 2.2 割り込みの種類

127 2.3 割り込みからの復帰

## 第5章 回路設計 129

#### 1 ■ 設計の基本方針 131

131 1.1 SBC69の基本仕様

131 1.2 設計思想

132 1.3 使用形態

134 1.4 SBC69のメモリマップ

135 1.5 I/O領域のアドレスマップ

#### 2 ■ SBC69の全体回路 137 137 2.1 MPU回路 2.2 バッファ回路 2.3 リセット回路 2.4 アドレスデコーダ回路 148

154 2.5 メモリ回路 RAM6264 / ROM 2732

## 第6章 I/Oデバイス設計 159

#### 1 ■ SBC69のI/Oデバイス回路 *161*

161 1.1 PIAの接続 164 1.2 ACIAの接続

#### 2 ■ 入出力機器 169

169 ■ 2.1 データの入力方法 16進キーボードからの入力/RS232Cポートからの入 カ/Sフォーマット・ファイル

181 2.2 データの出力表示

## 第7章 入出力機器のプログラミング 191

#### 1 ■ PIAのプログラミング 193

193 1.1 PIAの特徴 1.2 PIAの端子 198 1.3 コントロール・レジスタ 1.4 データ方向レジスタ 203 204 1.5 PIRの役割

1.6 プログラミングの方法

#### 2 ■ ACIAのプログラミング 214

214	2.1 ACIAの素顔
216	2.1 ACIAの素顔 2.2 ACIAの構成
216	2.3 コントロール・レジスタ
219	2.4 ステータス・レジスタ
220	2.5 プログラミングの方法

## 付録 223

224 ■ 主要I/Oデバイス 228 ■ 6809命令表 233 ■ 6809機能別命令セット表

#### さくいん 238

コ・ラ・ムーー	5   18
◎アドレス線のとりかた	19
◎絶対アドレスと相対アドレス	25
◎80系と68系の違い	37
◎システムクロック	39
◎6809ソフトウェア技法	41
◎スリー・ステート・バッファ	45
◎マシンサイクル	50
◎プルアップ抵抗	140
◎ストローブ信号	165
◎バリティ・ビット	215

## Chapter One 数 の 表 現

本章では、マイクロコンピュータを学ぼうとする入門者がどうしても最低限理解しなければならない基本事項を学習します。とくに6809においては補数計算を多く使用しますので、じゅうぶんに理解してください。これらの基本事項は大型計算機でも、マイクロコンピュータでも変わりありません。また80系や68系等の区別にも関係がない共通事項です。よいプログラムを書くためには、本章のような基本的事項を理解して

おくことが大切です。まず足下をしっかりと固めてからマイコン理解への旅へ出発することにしましょう。

# 1

## コンピュータにおける数値表現

## 2進数,8進数,10進数 16進数,2進化10進数

コンピュータの世界で使われる数の表現はどうなっているでしょうか。主に 使われる数の表現には、次のような5つの記数法があります。

- ① 2進数 (Binary Number)
- ② 8進数 (Octal Number)
- ③ 10進数 (Decimal Number)
- ④ 16進数 (Hexa-decimal Number )
- ⑤ 2 進化10進数 (Binary Corded Decimal Number)

マイクロコンピュータの学習においては、これらの記数法が基礎になります。 以下に上記にあげた記数法を詳しく説明していきます。

#### 1.1 10進数

## 1・2 2 進数

2 進数はコンピュータにおいてもっとも基本的な数です。 0 と 1 の 2 つの数で表されます。コンピュータの内部では信号は10進数は使いません。すべて 2 進数に変換されて情報交換が行われています。なぜ、 2 進数でなければいけないのでしょうか。

それはコンピュータの内部(デジタル回路)が、信号を電圧の高低のみで出 りしているからです。高い場合には"H"低い場合には"L"(High, Low)と 信号を出力します。1と0のみでしか表せない2進数表現とまったく同じでは ありませんか。

それでは電圧の高低を2進数表現にあてはめてみましょう。電圧が高い場合には"1",低い場合には"0"に対応させます。この1と0の組み合わせで情報を作り出します。たとえばランプを8個横に並べてみます。

0000000

そして次のようにランプを点灯して、ランプが点灯しているところを1、消灯 しているところを0と規定してみますと、次のようになります。

0000000

1 1 1 1 1 1 1 1

0 1 0 1 0 1 0 1

上の図をみると、ランプの点灯状態はりっぱに1つの情報信号になっています。次にランプを4個並べた場合に表現できる情報量がどのくらいあるか見てみましょう。左から右のほうに並べていきます。点灯している場合は1、消灯している場合は0として考えます。

0 0 0 0	0 0 0 1	0 0 1 0	0 0 1 1
0 1 0 0	$0\ 1\ 0\ 1$	0 1 1 0	0 1 1 1
1 0 0 0	1 0 0 1	1 0 1 0	1 0 (1 1
1 1 0 0	1 1 0 1	1 1 1 0	1111

結果は、 $0000\sim11111$ までの16個の情報量を表示することがわかりました。 2 進数の表現は、一般に数列の先頭に「%」を付けて 2 進数であることを表します。 例 % 1 0 0 1 0 0 0 1

#### 1.3 16進数

2 進数表現はもっとも簡単な信号の組み合わせで数を表現したわけですが、 困ったことに大きい数を扱おうとすると、非常にたくさんの2 進数、つまり0 と1の数を並べなくてはなりません。私たちにとっても大変扱いにくいものです。そこで私たちにとっても、コンピュータにとっても、もっとも使いやすく、効率的に数を表現するために考え出されたのが16進数の表現です。

16進数の表現は 4 桁の 2 進数に対し  $0 \sim F$  まで、つまり 16=24 の数を表すことができます。先ほどの 4 桁の 2 進数に対し、次のように数を対応させていきます。  $0 \sim 9$  はそのまま、10はアルファベットのAに、11はBに、12はCに、

13はDに、14はEに、15はFに、そ 表1-1 3つの記数法 れぞれあてはめます 2 進数。10進 数,16進数の数をまとめると表1-1の ようになります。

この表を見れば、3つの記数法が どういった対応の仕方をしているか がわかるでしょう。


10進数は9以上になると桁上がり をしますが、16進数は桁上がりをし ないで1桁で表現されています。こ のように、10進数は桁上がりしない 範囲で表現できる数が 0~9 (10 個)、16進数は0~15(16個)です。 これがそれぞれ10進数、16進数の呼 び名の由来となっています。

10進数	2進数	16進数
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	Α
11	1011	В
12	1100	С
13	1101	D
14	1110	E
15	1111	F

#### 8 進数 1.4

8 進数は現在ではあまり使われていませんが、マイクロコンピュータ・チッ プのルーツである i 8080 の命令コードなどは8進数で記した方が便利です。と くにコンソール・パネルのデータセ 写真1-1 データセット用スイッチ

ット用スイッチ (写真1-1) は、この 記数法を使うと操作が楽にできるた めに相当に使われたものでした。 し かし、現在では16進数の方がいろい ろの面で使いやすいため、8進数の 影が薄くなってしまったようです。



16進数が2進数の列を4桁ずつに

区切ったのに対し、8進数は3桁ずつ区切ったものになります。当然0~7ま での数が1区切りで、8以上になると桁上がりが生じます。

なお、Octal (8進数のこと)のOをとって、123Oとか 123gなどと表し、他 の記数法と区別しています。

## 1.5 2 進化10進数

2 進化10進数は、 $0 \sim 9$ までの任意の10進数を表すのに 4 桁の 2 進数で表現する記数法です。10以上の10進数になると桁上がりが生じるので、そのときは上位に 2 進数 4 桁を追加し、10進数を表記していきます。BCD(バイナリー・コーデッド・デシマル)とも呼ばれています。

BCDを使えば2進数を4桁ごとに区切って直読して、簡単に10進数表現に変換できます。 $00\sim99$ までの100 とおりの数値を表現することができます。2 進数のように255 とおりの表現はできませんが、非常に手軽な記数法なのでよく使用されます。

と記されます。

表1-2 5つの記数法

10進数	2進数	16進数	8進数	BCD
0	0 0 0	0	0	0
1	0 0 1	1	1	1
2	0 1 0	2	2	2
3	0 1 1	3	3	3
4	1 0 0	4	4	4
5	1 0 1	5	5	5
6	1 1 0	6	6	6
7	桁_111	7	7、桁上がり	7
8	桁 111 上が1000	8	10	8
9	1001	9	11	9
10 桁上	1 0 1 0	Α	12	/\ 桁
11	1 0 1 1	В	13	がり
12	1 1 0 0	С	14	/ 1)
13	桁1101	D D	15	/
14	桁 1 1 0 1 上 が 1 1 1 0	E	16	//
15	121111	F \ 桁上がり	17、桁上がり	1
16	10000	101	20	10

※/は該当数のないことを意味する

ただ注意することは、BCDを使うときに、はっきりとBCD記法による数値であることを明示することです。そうでないと見ために2進数なのかBCDなのか間違える恐れがあります。


たとえば00010001という2進数があった場合、BCD記法で10進数に直すと11という数になりますが、本来の2進数計算で10進数に直しますと17という数になります。したがって一般にBCDによる場合は、はっきりBCD記法と明記することになっています。

以上,これまでの10進数,2進数,8進数,16進数,BCDの各記法による数値表現の関係は**表1-2**のようになります.


## 1.6 アドレス線の読みかた

さて、コンピュータ内部では信号線を使ってどのように2進数を処理しているのでしょうか。

信号線の数によって表現できる情報量は決まっています。たとえば信号線が 4本であれば情報量は16,8本であれば256となります。つまり4本の信号線 で表される情報量は4桁で表す2進数に対応します。この部分については前述 した2進数と16進数の項目を再度読み直してもらえばはっきりとするはずです。



8 ビットのマイコンには、アドレス線という信号線が16本あります (図1-1). このアドレス線の1本1本が1か0の値をとりますので、アドレス線の16本は16桁の2進数を表現することができます。ですから、次のような表現になります。



つまり、0~1111111111111111までの数を表現できるわけです。しかし、このままでは桁数が多すぎて読み取りにくいので、これを4桁ずつに区切って、その1桁ずつを16進数表現をしてみましょう。

0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0
0	0	0	0
1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
F	F	F	F

このように16進数で表現すると、結局0000~FFFF(\$FFFFは10進数では65535)の数値が表現できます。2進数では桁数が多すぎて見やすくなかったのですが、16進数にすると桁数が少なくなり見やすくなりました。しかし16進数であるという目印がないと、10進数と区別がつかない場合があります。したがって16進数は次のような記法で明記します。

68系 ··········· 先頭に \$ マークを付ける例 \$ 3 E 0080系 ········ 最後にHを付ける例 3 E 00 H

\$1000は10進数ではないのですから"セン"と発音することは誤りです。正 しくは"イチ ゼロ ゼロ"と発音します。 column

## アドレス線のとりかた

8ビット機のアドレス線は16本ありますが、番地付けがいくつできるでしょうか。

答は表●のとおりです。一般によくいわれる 4 Kとか16 Kとかいう単位はアドレスのビット値の16進数読みの 4 倍であることがわかりますね。この表は、一般にいっている 4 Kとか48 Kというアドレス線の番地数の呼び方がまったくの略称であり、けっして10進数に変換したときに区切りのよい値にならないことを示しています。コンピュータでは10進数を正確な値ではなく、略称で呼ぶ方が一般的です。そのほうが人間にとって直観的に理解しやすいのです。

10進数表現ではコンピュータ内部のビットの並びと一致していないので、感覚的にデータ・バス等の変化がピンとこないのに対して、16進数であるとビット値の様子がすぐに頭に浮かびます。このようにコンピュータのハードを学習するにはビットの状況がすぐ想定できる16進数による表現が便利です。

16進表示	10進表示	情報量	略称
0000	0	1	
03FF	1023	1024	1K
07FF	2047	2048	2K
0BFF	3071	3072	3K
0FFF	4095	4096	4K
1FFF	8191	8192	8K
2FFF	12287	12288	12K
3FFF	16383	16384	16K
4FFF	20479	20480	20K
5FFF	24575	24576	24K
6FFF	28671	28672	28K
7FFF	32767	32768	32K
8FFF	36863	36864	36K
9FFF	40959	40960	40K
AFFF	45055	45056	44K
BFFF	49151	49152	48K
CFFF	53247	53248	52K
DFFF	57343	57344	56K
EFFF	61439	61440	60K
FFFF	65535	65536	64K

表0

#### 1・7 データ線の読みかた

前項ではアドレス線の読みかたについて考えました。では、データ線上の信 号はどのようにして読むことができるのでしょうか。

8ビット機ではデータ線は8本ですので、次のような範囲で数値表現ができます。

これを4桁ずつ区切ります。

そしてこの①,②のそれぞれを16進数で読むとどうなるでしょうか。例として次のような数値の表現の場合を考えます。

ゆえに、16進数による数値表現では\$B3であるといいます。リーのように してデータ線上の信号を読むことができるわけです。

#### 1・8 数の構成

ここで、2進数の数の表し方についてまとめてみましょう。

#### ★ビット (bit )

コンピュータで処理されるデータの最小単位です。2 無数 1 振っ 2 上 ます。 "  $0 \sim 1$  "

#### ★ニブル (nibble)


1 ビットが 4 個集まったデータをいいます。 2 単数 4 h 一表します。 "0000~1111"

#### ★バイト (byte)

1ビットが8個集まったデータをいいます。2進数8桁で表します。 "00000000~111111111"

#### ★ワード (word)

バイトが何個か集まったデータをいいます。8ビット機では2進数16桁で表 します。



1と0だけの組み合わせでは判別しにくい2進数も何桁かまとめて16進数で表現すると非常にすっきりするので、積極的に上図の名称が使われています。前節で述べたBCD記数法は事務計算用のコンパイラでとくに用いられます。4ビットで1桁の10進数を表せるので10進数の1桁をニブルと呼び、この分野ではこの用語が多用されます。

またバイトは16進数 2 桁で表すことができます。 8 ビット機のデータ線は 8 本です。したがってデータの処理は8 ビットを基本単位として行われ,この用語が使われます。マイクロコンピュータにおいて "LDA #\$20" という場合は 2 進数で "1000~0110~0010~0000" となりますが,これでは 4 桁に区切ってもどれくらいの数値が表現されているかは即座に判断できません。 "\$86\$20" と16進数で表現すればわかりやすくなります。

これらの用語は、2進数を少しでも見やすいように工夫した結果、『いろいろな名称になっているわけです。



## 2進数による数値表現

#### 符号なし2進数と符号付き2進数

前節までの説明で2進数と16進数の関係が理解できたことでしょう。これまで例としてあげてきたのは簡単な2進数ばかりでしたが、ここではもう少し突っ込んで、2進数における負の計算方法について考えてみます。

#### 2•1 数値表現における桁の重み

まず、2進数や16進数を、10進数に変換する方法について考えてみましょう。 どのような記数法による数値でも各桁ごとに値を持っています。これを「数値 の重み」といいます。

各桁ごとの重みを2進数と16進数の場合について考えると、次のようになります。

● 2 進数 % 2<sup>15</sup> 2<sup>14</sup> 2<sup>13</sup> 2<sup>12</sup> 2<sup>11</sup> 2<sup>10</sup> 2<sup>9</sup> 2<sup>8</sup> 2<sup>7</sup> 6 5 4 3 2 1 0

●16進数

各記数法で示されている数値は、この桁ごとの数値の重みに対する倍数を示しています。

たとえば8ビットの2進数01000100の場合は,

 $2^{6} \times 1 + 2^{2} \times 1 = 64 + 4 = 68$  となります.

同様に、16進数 \$ 0123の場合は、

 $16^2 \times 1 + 16^1 \times 2 + 16^0 \times 3 = 291$  となります.

8 ビット機では2進数は16桁、16進数は4桁の計算ができればじゅうぶんです。したがって先ほどの数値の重みをわかりやすい数に直すと、図1-2 のようになります。

2°= 1		A. C. Carrier	28 = 256
$2^{1} = 2$			$2^9 = 512$
$2^2 = 4$			$2^{10} = 1,024$
$2^3 = 8$			$2^{11} = 2,048$
24= 16			$2^{12} = 4,096$
25= 32			$2^{13} = 8,192$
$2^6 = 64$			$2^{14} = 16,384$
$2^{7} = 128$			$2^{15} = 32,768$
$16^{\circ} = 1$	$16^{1} = 16$	$16^2 = 256$	$16^3 = 4,096$

## 2・2 2 進数の10進数変換


2 進数を10進数に変換する方法は、前項での「重み」を用いることによって、 簡単に求められることが理解できました。それでは練習として、次の2 進数を 10 進数に変換してみましょう。

%0100100110110110

重みづけをすると、 $12^{14} \times 1 + 2^{11} \times 1 + 2^{8} \times 1 + 2^{7} \times 1 + 2^{5} \times 1 + 2^{4} \times 1 + 2^{2} \times 1 + 2 \times 1 = 16384 + 2048 + 256 + 128 + 32 + 16 + 4 + 2 = 18870$  となります。

もう1つの方法は一度16進数に変換してから、16進数の重みを用いて10進数に変換する手法です。

この手法を使って変換してみましょう.



重みをつけて  $16^3 \times 4 + 16^2 \times 9 + 16^1 \times 11 + 16^0 \times 6$ =  $4096 \times 4 + 256 \times 9 + 16 \times 11 + 6$ = 16384 + 2304 + 176 + 6 = 18870

と求めることができます。

表1-3 2の補数(8ビットの場合)

10進	<b>L</b> 数	±1	±2	±126	±127	-128
20	正	00000001	00000010	01111110	01111111	
補数	負	11111111	11111110	10000010	10000001	10000000

#### 2・3 負の数と補数

マイナスの数はどのようにして表せばいいのでしょうか。コンピュータのハードの基本となる構成では、減算機はありません。すべて加算機で処理します。そこで加算によって減算を行う方法では 補数(Complement) という概念を活用します

補数は簡単に説明すれば、基数(10進数なら10000、2進数なら2000 から1を引いた値(2進数では2-1=100 から各桁を引き、最後の桁に100 を加えたものです。

例をあげれば、 $5-3\rightarrow 5+(3の補数)$  のように処理します。この形式による処理によって減算が可能となります。したがって3の補数をハードで作るようにしておけば減算は加算で可能となり、乗算は加算の繰り返し、除算は減算の繰り返しとなり、すべて加算の処理で四則演算ができます。

補数は別名コンプリメント・ナンバー (Complement Number ) といわれています。この補数には1の補数と2の補数がありますが、コンピュータの2進数の計算で使うのは、2の補数 (2's Complement Binary Number) による場合が多いようです。8 ビットの場合の2の補数を表1-3に示します。

正負の符号は最上位ビットがりのときは正の数

1のときは負の数を表します。

ですから正の数は $0 \sim 127$ まで、0の数は-128まで表現できます。

#### 2・4 補数の重要性

なぜ、補数についてくどいほどまで説明するのでしょうか。80系CPUの本ですと、このあたりは簡単に説明されているはずなのにと思う人も多いでしょう。ところが、68系のCPU(ミニコン系も)では、実は補数が大変重要な役割をしています。

## column

## 絶対アドレスと相対アドレス

絶対アドレスとは、プログラムのアドレス部に入っている値をそのままメモリの番地にするアドレス指定です。

相対アドレスとは、命令語の入っているアドレス値と目的とするデータの入っているアドレスとの差をオペランドとするアドレス指定です。

相対アドレスは絶対アドレスと比べて、次のような利点があります。

プログラムの位置移動などの変更が簡単です。また複数のプログラムを1本にまとめることが容易にできます。

68系特有の相対アドレス(Relative Addressing)の計算においては、ぜひとも補数によるアドレス計算が必要なのです。絶対アドレス(Absolute Addressing)が主になっている80系では、補数をアドレス計算に使う機会は少なく、ほとんど数値計算に使うのが大部分です。この点が68系と80系とのちょっとした違いなのです。


68系の相対アドレスにおける補数計算は2章で詳しく説明します。

### 2.5 補数による計算

では、実際に2の補数を使って計算してみましょう。**図1-3**に例を示します。この例では、35-68を計算したわけですが、どこを見ても引算を実行しているところはありません。このように補数を使うと、加算だけで減算を行うことができます。2の補数を作るアルゴリズムは次のようになります。

『データのLSB (一番右側の最下位)からMSB側 (一番左の最上位)へと数値を見ていき、最初の1が出てくるまではそのまま、1が出てきたらその1はそのままにして、次のビット値から1と 0 を反転していく』

このように簡単なアルゴリズムですから、論理回路を使えば簡単にICで回路化できます。マイクロコンピュータの基本構成の中には、この方法がハード



として組み込まれています.

ちなみに6809における補数に関する命令は、COM COMA COMB の3つがあります。 COMは "COMplement" の略です。

## 2・6 符号なし2進数と符号付き2進数

2 進数には2つのタイプがあります。単なる2進数と2の補数という2つのタイプの数値です。ここでは、この2つをまとめてみましょう。6809においては数値データを

- (a) 符号なし2進数
- (b) 符号付き 2 進数

の2つのタイプで表現します。


数値表現の方法は図1-4のようになります。(a)は単なる2進数です。8 ビット全部を使って数値を表現しますので、0 から255までの数値を表現できます。(b) は2の補数を使った2進数です。符号を考慮した2進数という意味です。一番上位のビット (MSB) を数値の符号に使用して表現します。 $+127\sim-128$ までの数値が表現できます。

この考え方は大変重要です。とくに浮動小数点演算を勉強したい人はよく理解しておく必要があります。

#### 図1-4 6809における数値データ

#### (a)符号なし2進数

#### (b)符号付き2進数



## 練・習・問・題

#### - 問 1

8ビット機のビット値ですが、16進数で表すとどのようになりますか。

- 1) 1001 0110 0001 0110
- 2) 0011 0110 1100 1001
- 3) 0101 0101 1010 1101

#### 〈答〉

1)9616H 2)36C9H 3)55ADH

(それぞれ\$9616、\$36C9、\$55ADの表現にもできます)

#### 間 2

10進数の次の数を2進数に変換しなさい。

1) 54 2) 33 3) 126 4) 232

#### 〈答〉

- $1)54 = 32 + 16 + 4 + 2 \pm 0$  0011 0110
- 2)33=32+1より 0010 0001

- 3)126 = 64 + 32 + 16 + 8 + 4 + 2 + 1 0111 1110
- $4)232 = 128 + 64 + 32 + 8 \pm 9$  1110 1000

#### 間 3

次の数の2の補数を示しなさい。

1) 42 2) 28 3) 127 4) 108

#### 〈答〉

1)42=32+8+2より 1101 0110

 $0010\ 1010 \rightarrow 2AH\ (\$2A)$ 

 $2)28 = 16 + 8 + 4 \pm 0$  0001 1100

1110 0100  $\rightarrow$  E4H (\$EA)

 $3)127 = 64 + 32 + 16 + 8 + 4 + 2 + 1 \pm 0$  0111 1111

 $1000\ 0001 \rightarrow 81H\ (\$81)$ 

4)108=64+32+8+4より 0110 1100

 $1001\ 0100 \rightarrow 94H\ (\$94)$ 

#### 間 4

64-76=-12の演算を補数を用い、加算だけで行う過程を示しなさい。 〈答〉

わからない人は図1-2を再度見直して、改めて計算し直してみてください。

## Chapter Two マイコンの構成

2

マイクロコンピュータはどのような構成になっていて、どんな命令で動かすかなど、多くの疑問が出てきていると思います。

本章では、MC6809というマイコンチップがどのような性質を持ち、どんな信号で動き、どのような命令で動かすかという点について、ハードとソフトの両面から説明していきます。

初心者が最初にとまどうのが用語の理解でしょう.本章あたりからいろいろの用語が出てきます.用語は機械的に理解せず,その働きや機能面の理解と結びつけて進んでいくと、マスターする速度は早まります.そのため本章では用語に関する解説をできるだけ設けるようにしました.

# 1


## マイコンの基本構成

## マイクロプロセッサ、メモリ、1/ロポート

マイクロコンピュータの基本構成は図2-1 のようになります。マイクロコンピュータは大別すると、次の3つの部分に分かれます。

- ①マイクロプロセッサ (MPUまたはCPU)
  - ②メモリ
  - ③ I/O ポート (入出力ポート)

この3つの部分の基本的な役割は次のようになります。



#### \*マイクロプロセッサ (Micro Processing Unit )

人間でいえば頭脳にあたるのが、マイクロプロセッサです。命令を解読したり、演算をしたり、いろいろな判断をしてコンピュータ全体の動作の流れを制御し、回路形成の中心的な役割をします。なお6809の発売元であるモトローラでは、マイクロプロセッサのことをMPUと称しています。本書でも、一般的に多く呼ばれているCPU(Central Processing Unit )の呼称を用いず、MPUと呼ぶことにします。

#### \*メモリ (Memory)

マイコンはハードウェアだけでなく、ソフトウェアがあって初めて動きます。 メモリは、このソフトウェア(プログラム=動作するのに必要なデータ)を記 憶しておくところです。また、メモリには大きく分けてRAM(読み出しも書 き込もできる)とROM(読み出ししかできない)の2種類があり、用途によって使い分けられます。

#### \* I/O ポート (Input/Output port )

MPUとメモリの構成だけでも動作しますが、マイコンの大きな目的である制御はできません。周辺の機器や回路との間でデータの授受を行う入出力用の出入口を設ける必要があります。この入出力用の出入口が I/O ポートです。MPUと周辺の機器や回路との中継基地といえます。

これらの主要部分は、バスといわれる信号通路で結ばれています。アドレス・バス上の情報をもとにして、互いにデータ・バス上で、コントロール・バスの制御によって情報を交換しています。

またバスの種類によって、信号通路の流れはさまざまです。アドレス・バスはMPUから周辺に向かってのみ流れる単方向です。データ・バスはMPUからデータを出力する場合と、メモリなどの出力を受けて入力する場合の2つの流れで、双方向になっています。コントロール・バスはMPUからの指令を送る出力線と、MPUへの要求を受け付ける入力線の2つがありますが、個々にみれば単方向です。

これらの主要部分はアドレス・バス上の番地情報をもとにして, 互いにデータバス上で情報を交換しています.

## 8ビットマシンの定義と位置づけ BビットマシンVS16ビットマシン

一般的にいわれている8ビットマシン、16ビットマシンという呼び方はどこからきているのでしょうか。もう一度図2-1 を見てください。アドレス・バスの本数が16本、データ・バスの本数が8本になっています。原則として、このデータ・バスの本数によって何ビットマシンと呼んでいるわけです。

6809ではデータ・バスは8ビット、アドレス・バスが16ビットの容量で構成されています。では16ビットマシンと比べてはどうでしょうか。

16ビットマシンが扱える情報量は確かに飛躍的に増大しますが、必要とされる配線量もそれだけ増えます。ごさらにMPUのアーキテクチャも複雑化し、とても8ビットマシンの概念ではとらえきれないものがあります。

一方、8ビットマシンがいろいろな面で非常に多く活用されているのも事実です。制御面ではロボットに8ビットCPUのZ-80が、同じように自動車にも8ビットMPUの6803が使われています。

こういった事実から、8ビットマシンといえども16ビットマシンに負けない性能を備えているといえるでしょう。むしろ、コストパフォーマンス上から考えれば、制御用では8ビットマシンが最良といえるのではないでしょうか。

高度な数値計算を高速で実行させようとすれば、確かに16ビットマシン、32ビットマシンが必要とされるのは事実ですが、それほど高速さが要求されない制御面では今後も8ビットマシンの需要が続くことでしょう。その証拠に、最近(昭和 $60\sim61$ 年)MPUチップメーカでは8ビット用MPUの $\mu$ PD78312や1Mバイトの大容量メモリを扱えるHD64180R1P4,Z-80のアドレスを1MBまで拡張できるMMU、ZEN1011P等、次々に興味ある製品が生み出されています。8ビットマシンで制御の基本を学び、徐々に16ビットマシンへと移行するのがもっとも無理のない学習の姿といえます。




## 6809MPU

## 68系MPUと80系CPU

MC6809MPU (他社ではCPUといっている) は、アメリカのモトローラ 社が生産し発売したもので、8ビットMPUとしてはもっとも高機能であると いわれています。マイクロコンピュータの発展の経緯と6809の位置づけは図2-2(a)(b) のようになります。

セカンドソースによる生産も盛んで日本では富士通、日立がセカンドソース 品を供給しています。これらのチップを組み込んだ機械は私たちの目に触れな いところで数多く使われています。

高速ラインプリンタの制御部やCRTディスプレイのコントローラに,ある




いは自動車のコンピュータ制御やカーエレクトロニクスの集中管理など、多くの分野で使用されています.

パーソナルコンピュータの分野で考えるとどうしても80系CPUに圧倒されているのは事実ですが、前述したように、産業界の生産分野の開発段階では68系MPUの導入状況は80系CPUを圧倒している場合が数多く見られます。一般の人は水面上の現象だけを見て68系MPUを過小評価しているようですが、むしろ水面下では68系MPU対80系CPU同士の激しい戦いが続いているのです。

## 3・1 6800と6809

よく対比されることは6800と6809の関係です。モトローラ社が最初に世に出したMC6800は、インテル社のi8080とよく比較されるMPUです。MC6809は、この6800と上位互換性を持たせた高性能MPUとして発表されました。

しかし6800のソフトは6809では走りますが、6809のソフトは6800では走らない場合があるのも事実です。また6800と6809ではピンはもちろん互換性はありませんし、バスのコントロール法も異なりますので、そのままでMPUを差し



換えることもできません。

ただ68系の周辺IC (ファミリー) へのアクセス法は同じ方法をとっていますので、68系の周辺ファミリーはすべて使用できます。また、MPU自体の改良も進んできたので、さらに融通性のある使用法が可能になっています。

#### 3·2 6809 ≥ 6809 E

6809にはもう 1 つのバリエーション・バージョンがありますが、これは6809 Eと呼ばれています。6809EのEは、External(外部の)のEをとったものです。

6809は内部に発振回路を持っており、外部に水晶振動子を接続するだけで、システム用のクロックEとQを作り出すことができます。

6809 E は、E と Q の基本クロックを外部の発振器から供給する構造になっています。複数のM P U を駆動する形態のシステム(マルチジョブや通信方面)に効果を発揮します。

本書の製作システムでは発振器を外部に持つ6809Eではなく、内部に持つ6809を使用します。

## 3・3 6809の実行スピード

6809は実行スピードによっても、システムクロックによってそれぞれバージョンがあります。バージョンは次のようになります。

- ・6809 システムクロック 1 MHz
- ・68A09 システムクロック 1.5 MHz
- ・68B09 システムクロック 2.0 MHz

高速で動かすことができればいうことはありませんが、それには速いメモリ速い周辺LSIが必要となり、金銭的な負担が増えるだけです。したがって、MPUの実行スピードを選ぶときには、無理をせず自分の構成しようとするシステムにあったバージョンを採用するようにします。

column コ・ラ・ム

## 80系と68系の違い

マイクロコンピュータの世界においての二大勢力はMC6809に代表される68 系とZ-80や i 8080に代表される80系であることはだれもが認めるところです。マイクロコンピュータを学ぼうとする人はこの両者の特徴をよく把握しておくことが大切です。主な相違点は次のようになります。


### ①バスの制御構造が違う

もっとも大きな違いがこの点です。68系はシステム全体がクロックに同期して動作します。しかし、一方の80系はクロックではなくメモリに対する読み書き信号の RD、WR のタイミングにより、システム全体が動作します。この関係を図⊕に示します。そこで68系は同期バス、80系は非同期バスと呼ばれます。

### (a) 68系の場合のタイミング



(b) 80系の場合のタイミング



∫Fetch: 命令を取り出し解読する期間 EXEC: 解読した命令を実行する期間 column

# 80系と68系の違い

図●からわかるとおり、68系においてはマシンサイクルはシステムクロックの1周期内できちんと終了しますが、80系はクロックに同期していないのでマシンサイクルWの長さは一般に定まっていません。68系はシステム全体が1つのクロックに同期させられています。したがって、回路設計では68系のほうがタイミング設計が楽にできます。

### ②マシン語のアドレス値の表し方では上位バイトと下位バイトの位置が逆

たとえば\$1234番地内のデータをアキュムレータAに格納する命令は、68系では"LDA \$1234"となります。マシン語でも素直に"\$B6 \$12 \$34"と変換されます(図②(a))。

しかし80系の場合は"\$3E \$34 \$12"と変換されます。アドレスの配置が68系と逆になっています(図②(b))。68系と80系の機械語の基本形は図③のようになります。

### 図② メモリ内におけるマシン語の格納状況

アドレス	マシン語
1 0 0 0	B 6
1 0 0 1	1 2
1 0 0 2	3 4
1 0 0 3	
:	

(a)

アドレス	マシン語
1 0 0 0	3 E
1 0 0 1	3 4
1 0 0 2	1 2
1003	

### 図3 68系と80系の命令の基本形態



68系



命令コード アドレス アドレス 下位 上位 バイト バイト

80系

column

# 80系と68系の違い

### ③68系にはI/Oボードが存在しない

80系CPUにはメモリ域が64Kバイトのほかに、I/Oと呼ばれる256個の入出力制御専用のデータの出入口がありますが、68系には存在しません。その代わりにメモリ域がデータ入出力用出入口として開放されています。しかし、その分だけメモリ容量は80系よりも減少します。

### ④68系はメモリ中心主義であり、80系はレジスタ中心主義

68系は豊富なアドレッシングモードを使い、メモリを中心としてデータのやりとりを行いますが、80系は豊富なレジスタを使い、作業エリアにレジスタを多用したプログラムを得意とします。極端なことをいえば80系はメモリがなくてもプログラムを実行できる場合もあります。

### ⑤68系は相対アドレス記述中心であり、80系は絶対アドレス記述中心である

この点は68系と80系の大きな相違点です。68系のプログラムは何番地のアドレスに置いても走らせることができるリロケータブルなプログラムを容易に作成できますが、80系で同じようなプログラムを作ろうとすると大変な工夫が必要です。

以上,このほかにも68系と80系の相違点はありますが、何といっても大きな違いは8080のほうが6800よりも早く世の中にでてきたということでしょう。わずか1年くらいの差なのですが、この差が現在の使用数の違いの大きな原因となっているのです。

column コ・ラ・ム

# システムクロック

マイコンはたくさんのデバイスが連動して動いています。これらのデバイスが各自勝手なタイミングで仕事をしてしまったのでは、マイコン全体はとんでもない動きをしてしまいます。そこで回路全体が何らかの基準信号に合わせて動いていけば全体として統制がとれます。このようなシステム全体がタイミングをあわせるために出す一定間隔の基準信号をシステムクロックといいます。6809ではEとQの2つの信号が出されています。



# 6809の性能

# ポジション・インデペンデント リエントラント,リカーシブ

究極の8ビットといわれる6809MPUは、どういう性能を秘めているのでしょうか。データブックに記載されている6809MPUの性能は次のようになります。

- ・MС6800との上位互換性を持つ。ファミリICに対しても同様
- クロックジェネレータを内蔵
- ・16ビット演算に対する命令を豊富に持った擬似16ビットマシンである
- ・強力な割り込み機能を持つ。割り込みの種類は7レベルある
- スタックはシステム・レベルとユーザ・レベルとに分かれていて、お互いに 干渉しないプログラムを書くことができる
- ・ポジション・インデペンデント, リエントラント, リカーシブのような高機能のプログラムを書く能力を持つ
- ・命令は豊富であり (バリエーションは1400以上にもなる), 命令体系がすっき りしている
- ・+5 V単一電源、TTLレベルの入出力になっていて非常に使いやすい
- ・内部にクロックジェネレータを装備しているので、安定したクロックを供給 できる

### \*6809とハンドアセンブル

6809の前身である6800が、米国DEC社のミニコン「PDP-11」の設計思想をモデルとして開発されたために、6809もミニコンの命令体系をそのまま受け継いでいます。したがって命令は非常にすっきりしていてわかりやすく、また処理スピードも80系を上回るスピードです。またアドレス方式は非常に豊富で、このアドレッシングモードとレジスタとの組み合わせによって、命令の数も1464種類にのぼります。しかし、このような数多くの命令を効率的に使える

column コ・ラ・ム

# 6809ソフトウェア技法

### ■ポジション・インデペンデント (Position Independent)

ある番地からロードされ実行していたプログラムを、なんの変更もしないで別の番地へロードしても実行できる機能です。逆の見方をすれば、システムのアドレス空間が、そのプログラムに拘束されないともいえ、番地に対して自由であることから番地自由ともいわれます。このプログラムを容易に作成できることが68系MPUの最大の特色です。

### ■リエントラント (Reentrant)

割り込み処理実行中にAというルーチンを実行しているときは別の割り込みが働き、また再びAというルーチンが呼ばれたときには何の支障もなくそのルーチンが働く機能です。このプログラムはリエントラント・プログラムと呼ばれています。複雑にからみあった割り込み処理が必要とされる現代のマイクロプロセッサ応用技術面には必須条件といえます。

### ■リカーシブ・コール (Recaursive Call)

再帰呼び出し機能です。リエントラントなプログラムの飛躍した使い方で、自分が自分自身を呼んで処理を続けられることをいいます。リエントラント機能を持てば必然的にこのリカーシブル・コールも可能となります。数式評価における"(((~)))"のような形態の処理には大きな力となります。

ようになるまでが大変です。「MC6809はすっきりしていて確かにわかりやすいのですが、完全にマスターするまでが大変なMPUなのです。

80系CPUでは、命令表を片手にハンドアセンブルできたものが(私も以前は6800と8080の命令を暗記していた)、6809では事実上ハンドアセンブルが不可能です。6809でハンドアセンブルしようとすれば、命令表とメモ用紙を用意し、常にアドレス、ポストバイト、レジスタ指定、オフセット値等を計算しながら進行しなければなりません。

ただ、6800に相当する命令はハンドアセンブルができますので、最初に基本部分をハンドアセンブルして、6800マシンとして立ち上げることは可能です。いずれにしても、最終的にアセンブラを採用しなければ、MC6809の機能をじゅうぶんに発揮させることは難しいでしょう。




# 6809の内部構成

# 各ピンと内部レジスタ

# 5・1 内部構成の概要

6809の内部構成は図2-3 のとおりです。



### \*ピン構成

図2-4 は6809のピン接続ですが、6809のピン 構成は Z-80と同じ40ピンタイプのLSIです。 ピン形態は6800と似ていますが、内部構成は大 きく異なり、6800との差し換えは不可能ですの で注意してください。

6809は前述したように、6809と6809Eの2つがあります。6809は内部クロックにより駆動され、6809Eは外部クロックにより駆動されます。6809Eはマルチジョブや通信面への使用には適していますが、一般の使用ではむしろ6809が使いやすいといえます。

そこで今回の製作ではMPUは6809を使用しています。

### \*絶対最大定格と推奨動作条件

ピンに加える電圧の絶対最大定格は**表2-1** のとおりです。絶対最大定格はMPUの破壊耐力

を示し、平常の使用時には**表2-2** に示す推奨動作条件の範囲内で使います。推 奨動作条件の範囲外で電圧を加えて動作させたときは正常に動作しない場合が あります。

### \*電気的特長

一般に各ピンはTTLコンパチブルとなっているので、直接に標準TTL、LS-TTL等と接続できます。 $\mathbf{ \mathbf{ \xi 2-3}}$  の電気的特長は推奨動作条件をさらに

表2-1 絶対最大定格

	項	目		記 号	定格値	単 位
電	源	電	圧	Vcc*	$-0.3 \sim +7.0$	٧
入	カ	電	圧	Vin*	$-0.3 \sim +7.0$	٧
動	作	温	度	Topr	-20~+75	$^{\circ}$
保	存	温	度	Tstg	$-55 \sim +150$	°C

\*Vss=0Vを基準とした値

<sup>〈</sup>注〉 絶対最大定格を越えてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では推奨動作条件で使用することが望ましく、この条件を越えるとLSIの信頼性に悪影響を及ぼすことがあります。

### 第2章 ロマイコンの構成

表2-2 推奨動作条件

	項	目		5	号	min	typ	max	単位
電	源	電	圧	\	/cc*	4.75	5.0	5.25	V
				\	/1L*	-0.3	_	0.8	V
入	入 力 電 /	力 電 圧	圧		Logic (Ta=0~74°C)	2.0		Vcc	
			VIH*	Logic (Ta=-20~0°C)	2.2		Vcc	V	
					RES	4.0		Vcc	
動	作	温	度	T	opr	-20	25	75	*C

<sup>\*</sup> Vss=0Vを基準とした値

詳しく説明したものです。

### \*内部レジスタ

内部レジスタは、5本の16ビットのレジスタ (PC, X, Y, S, U)、4本の8ビットのレジスタ (AccA, AccB, CC, DP)で構成されています。なお、アキュムレータAとアキュムレータBを連結して、16ビット長のアキュムレータDとしても使用できます。

表2-3 電気的特性

●DC特性 (Vcc=5V±5%, Vss=0V, Ta=-20~+75℃)

ES以外の 力 RES	記号 V <sub>IH</sub>	測定条件 Ta=0~+75℃ Ta=-20~0℃	2.0	typ*	max Vcc		typ*	max Vcc	min 2.0	typ*	-	単位
アES	VIH		-	_	Vcc	2.0		Vcc	2.0			-
RES	VIH	Ta=-20~0°C						V CC	2.0		Vcc	
			2.2	_	Vcc	2.2	_	Vcc	2.2		Vcc	V
王			4.0		Vcc	4.0	-	Vcc	4.0	_	Vcc	
	VIL		-0.3	_	0.8	-0.3	_	0.8	-0.3		0.8	V
AL, XTAL	1.	Vin=0~5.25V										
の入力	lin	Vcc=max	-2.5		2.5	-2.5		2.5	-2.5	-	2.5	μΑ
D <sub>7</sub>		Vin=0.4~2.4V	-10		10	-10		10	-10		10	
$A_{15}$ , $R/\overline{W}$	ITSI	Vcc=max	-100	-	100	-100	_	100	- 100		100	μA
$D_0 \sim D_7$		$I_{LOAD} = -205 \mu A$ $Vcc = min$	2.4			2.4	_	-	2.4	_		
A <sub>15</sub>	Vон	$I_{LOAD} = -145 \mu A$										
, Q, E		Vcc=min	2.4		-	2.4			2.4	.   -   -	-	V
BS		$I_{LOAD} = -100 \mu A$ $Vcc = min$	2.4			2.4	-		2.4	_	_	
Ŧ	VoL	ILOAD = 2mA	_	_	0.5	_	_	0.5			0.5	V
カ	PD			-	1.0		_	1.0			1.0	W
D <sub>7</sub>		Vin=0V	_	10	15		10	15		10	15	-
D7 以外の	Cin	Ta=25°C										pF
		f=1MHz		7	10	-	7	10	-	7	10	ы
3	Q, E S E D	Q, E Voh	Q,E VOH Vcc=min ILOAD= - 100μA Vcc=min E VOL ILOAD= 2mA D PD Vin=0V Ta=25℃	Q,E VoH Vcc=min 2.4 ILOAD=-100μA Vcc=min 2.4  E VoL ILOAD=2mA - DD PD - DD - DD Unin=0V - Ta=25℃	$Q,E$ $V_{OH}$ $V_{CC}=min$ $2.4$ $ V_{CC}=min$ $1_{LOAD}=-100\mu A$ $V_{CC}=min$ $2.4$ $ V_{CC}=min$ $2.4$ $ 0.5$ $0.$	$Q,E$ $V_{OH}$ $V_{CC}=min$ $2.4$ $  V_{CC}=min$ $2.4$ $  V_{CC}=min$ $2.4$ $  V_{CC}=min$ $2.4$ $  0.5$ $  0.5$ $ 0.5$ $  0.5$ $  0.5$ $  0.5$ $      -$	$Q,E$ $V_{OH}$ $V_{CC}=\min$ $Z.4$	$Q,E$ $V_{OH}$ $V_{CC}=\min$ $2.4$ $ 2.4$ $-$	$Q,E$ $V_{OH}$ $V_{CC}=min$ $2.4$ $  2.4$ $   2.4$ $      -$	$Q,E$ $V_{OH}$ $V_{CC}=\min$ $V_{C$	$Q,E$ $V_{OH}$ $V_{CC}=min$ $Z.4$ $  Z.4$ $ Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $ Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $  Z.4$ $ Z.4$ $ Z.4$ $ Z.4$ $ Z$	$Q,E$ $V_{OH}$ $V_{CC}=\min$ $V_{C$

<sup>\*</sup> Ta=25°C, Vcc=5V


### column コ・ラ・ム

# スリー・ステート・バッファ

デジタル回路においては一般に"H","L"で電圧の状態を表します。しかし、この2つの状態だけではできない状態がもう一つあります。簡単にいえば、何も接続されていない状態に近い場合です。接続されていないのですから、抵抗が非常に大きい、すなわちハイインピーダンスの状態といいます。


図(a)はこの3つの状態です。この3つの状態を切り換えるのが、コントロール線Cの役割です。図(b)で、Yの状態がZになっているところがハイインピーダンスの状態といい、AとYの間は断線状態になっていると考えればよいでしょう。図(c)はスリー・ステート・バッファの種類です。

### (a) 出力レベルの考え方



Zは何も接続されていない状態

### (b) スリー・ステート・バッファの一例



### 真理值表

24-1	11-20-		
Α	С	Υ	バッファの 状態
L	L	L	平常
Н	L	Н	平常
Х	Н	Z	ハイインヒ ーダンス

### (c) いろいろのスリー・ステート・バッファ



# 5・2 各ピンの機能


では、各々のピンを説明していきましょう。MC6809信号の入出力方向について、ピン名称は図2-5 のようになります。


### ●アドレス・バス (A<sub>0</sub>~A<sub>15</sub>)

アドレス・バスの各線はアドレスの値を出力します。これらの線は、1章で説明したように、 $A_0$ から順に、 $2^0$ 、 $2^1$ 、 $2^2$ 、…… $2^{15}$ と名前が付けられています。アドレス・バスでは負荷はLS-TTLが4個と90PFまで駆動できます。またスリー・ステート出力になっていて "0"、"1"の2つのレベルと、ハイインピーダンスといった何も接続されていない状態の3つの形態をとります。

### データ・バス (D<sub>0</sub> ~D<sub>7</sub>)

データ・バスは、MPUと周辺チップとの間でデータを入力したり出力したりする通路の役目をします。『このバスもアドレス・バスと同じように、トライステート出力になっています。 また、負荷はLS-TTL4個と130PFまで駆動できます。





### ●リード/ライト (R/W)

この信号は、データ・バス上のデータの移動する方向を決める信号です。 R EAD (他のデバイスからMPUへの流れ) のときは "1"、WRITE (MPUから他のデバイスへの流れ) のときは "0"が出力されます。  $R/\overline{W}$ のレベルと入出力の関係は図2-6 のようになります。


 $R/\overline{W}$ の向きは、すべてMPUを中心にして見た場合を基準にしています。周辺 LSIにも $R/\overline{W}$ のピンがありますが、周辺 LSIのプログラムを考えるとき

も、 $R/\overline{W}$ はあくまでMPUを主体にして考えます。

### ● E

E信号は6800のシステムクロック $\phi2$ に相当します。

6809システムは、この E信号に全体のチップ・ コントロールが同期して (同期バスという) 行われていますので、非常に 重要です。MPUへのデ ータはE信号の立ち下が りで、MPUに取り込まれます(図2-7)。



### • Q

Q信号はE信号より1/4 クロック位相が進んだタイミング用の信号です。このEとQのOR状態の期間はアドレス・バスが確定しています(図2-7)。

### ●インタラプト・リクエスト (IRQ)

6809にはNMI, FIRQ, IRQの3つの外部割り込み端子がありますが、これらのピンを "L"にするとIRQレベルの割り込みルーチンに飛ぶことができます。これら3つの割り込み端子は、Eクロックに同期してセットする必要はありません。MPUは自分でEクロックに同期して取り込みます。

IRQ割り込みではスタックを除く全レジスタが自動的にスタックに退避します。

### ●ファースト・インタラプト・リクエスト (FIRQ)

やはり割り込み要求用の端子です。この割り込みはIRQよりも優先度が高く、またスタックにはコンデション・コード(CC)とプログラム・カウンタ(PC)の内容だけしか退避しないので処理が高速です。

### ●ノンマスカブル・インタラプト・リクエスト (NMI)

この割り込み要求は名前のとおり、ソフトによってマスクできない割り込み 処理をします。割り込みの中でももっとも優先度が高い処理をします。 NMI の "L" レベルのパルス幅は少なくとも、 E信号の 1 サイクル以上が必要です。

### ●ダイレクト・メモリ・アクセス/バス・リクエクト(DMA/BREQ)

この信号入力はMPUのバスを外部に開放させます。端子が"L"レベルになるとそのサイクルの終わりを示し、命令は実行を中断させて、バスがMPU側から切り離されます。

### ●バス・アベイラブル, バス・ステータス (BA, BS)

この 2 つの信号により、MPUの状態を表します。BAはアドレス・バス、データ・バス、 $R/\overline{W}$ 信号がハイイン  $_{{\bf 8}2\text{-4}}$  BA, BSによるMPU状態

ピーダンス状態になっていることを 表します.

BSはBAと組み合わせてMPU の状態を表します (表2-4 ).

### ●ホールト (HALT)

MPUの動作を停止させます。こ


ВА	BS	MPUの状態
0	0	通常動作
0	1	インタラプト・アクノレッジ
1	0	SYNCアクノレッジ
1	1	ホールト状態

のピンを "L" レベルにすると、MPUは現在実行中の命令を終了してすぐに 停止します。この間アドレス・バス、データ・バス、 $R/\overline{W}$ はハイインピーダンスになります。すなわち**表2-4** のようにBA=BS=1になります。この機能 を利用して1ステップの実行ができます。

### ●リセット (RESET)

電源を入れた直後にMPUをスタートさせる準備や、また強制的にシステムを初期化します。通常、動作中は1マシンサイクル以上"L"にすると、MP

Uはリセットシーケンスを実行します。 注意する点は、6800はホールト(HAL)期間中ですが、 6809はホールトでもが、6809はホールトでもが、よた電別のトではカールトでもが、をもMPUはハーチンにはクロにはカーが、発振で、出来ができます。



以上の点を満足させるリセット回路は図2-8 になります。

### ●メモリ・レディ(MRDY)

システムクロックE、Qの信号を引き伸ばしてMPUの動作を低速メモリに同期させます。このピンは通常"H"ですが、"L"になるとEとQが引き伸ばされ、MPUは低速メモリに対してアクセスできます。しかし最近のメモリは高速になってきているため、この端子を使うことは少なくなってきました。

### OXTAL, EXTAL

水晶振動子を接続します。一般型のATカットを使用します。6809内部で、この水晶振動子の発振周波数を1/4 にして、デシステムクロックとしてシステム


全体に供給します。


6809と68B09における使用例は図2-9 のようになります.

column コ・ラ・ム

# マシンサイクル

マイクロコンピュータは基本的には、まずメモリから命令を取り出してくる期間(フェッチ・サイクルという)」と、その命令を実行する期間(エクゼキュート・サイクル)の繰り返しで動きます。(図①)。この1フェッチまたは1エクゼキュートあたりの期間をマシンサイクルといいます。しかし図①のように1つの命令は複数のエクゼキュートサイクルから構成されている場合が多いので、この命令全体を表す期間全体を命令サイクルといい、お互いに区別しています。図①の例の場合は、この命令を実行するのに(1命令サイクル実行するのに)5マシンサイクルの時間がかかっています。





# 5・3 各レジスタの機能

各レジスタは**図2-10**のように分類されます。それでは、各レジスタの機能を 説明しましょう。

### ●アキュムレータ・レジスタ (AccA, AccB, AccD)

算術演算とデータ操作に使用する汎用レジスタです。6809には8ビットのA, Bの2つのレジスタが用意されています。A, Bの各レジスタは単独で動作できるほか、Aを上位8ビット、Bを下位8ビットに設定した16ビットのアキュムレータDとしても動作できます。アキュムレータA, Bはマイクロプロセッサの中心的なレジスタです。


### ●インデックス・レジスタ (X, Y)

アドレス計算のときに強力な力を発揮するレジスタです。16ビットのX, Yの2つのレジスタがあります。このレジスタはMPU内にある書き込み可能な記憶装置で、計算に使うアドレスの値を自由自在に変更できます。68系のMPUの命令作成のときは、このインデックス・レジスタをうまく使えるかどうかが大きな鍵になります。Xレジスタ、Yレジスタとも同機能です。

### ●スタック・ポインタ・レジスタ (U, S)

サブルーチンへのジャンプや割り込み処理時に、各レジスタのセーブ用に使うレジスタです。16ビットのUとSの2つのレジスタがあります。一般的にUはユーザが、Sはシステムが使用します。

6809のスタック・ポインタはインデックスト・アドレッシングモード(4章 P108)の能力も持っています。インデックスト・レジスタのX、Yと同じように、U、Sもアドレッシングができます。したがって6809では効率的なプログ



ラムを作成できます。

### ●プログラム・カウンタ (PC)

MPUが次に実行する命令のアドレスを示す16ビット長のレジスタです。このレジスタは、現在のコンピュータ・アーキテクチャの基本であるプログラム記憶方式を支える大黒柱です。MPUはこのレジスタを参照しながら、次の処理へと進みます。

アドレッシングモードではいろいろと活用されます。

### ●ダイレクト・ページ・レジスタ (DP)

ダイレクト・アドレッシングモード時 (4章P106) に使用する16ビットのレジスタです。16ビット・アドレスのうち,上位8ビットの値がこのレジスタに入ります。

DPに値をセットしておいてからダイレクト・アドレッシングを行うと、PCの上位8ビットにDPの値が入り、下位8ビットにはダイレクト・アドレッシングのオペランドが入ってアドレスを確定します。6800はDPの中の値が擬似的に"0"の場合です。


### ●コンデション・コード・レジスタ (CC)

演算結果の状況指示や割り込み処理に対するフラグのマスク機能を持っているレジスタです。 8個のフラグで構成され、それぞれ8ビットです。レジスタの各ビットのうちC, V, Z, N, Hの各フラグは演算結果によってセットされ、I, F, Eの各フラグは割り込み処理に使われます。

コンディション・コード・レジスタの構成は**図2-11**のようになります. 8個のフラグはそれぞれ次に述べるような働きをします.

### \*キャリー(C) ビットO

8ビット演算の結果、ビット7からのキャリーまたはボローが発生したことを示します。キャリーは桁あふれが生じることで、ボローは引き算の際の上位



のビットからの借りをいいます。

キャリーは非常に有効な機能を持っています。機能は大別すると、次の2つがあります。

(a) 符号なし2進数において加算時のキャリー、減算時のボローを示す

図2-12のようにすることで、符号なし2進数(符号付きではない)の加減算時における桁上がり、桁下がりの発生を示すのが、Cフラグの役目です。キャリーとはボローの区別は、加算命令ADDのときはキャリー、減算命令SUBのときにはボローとなります。

### (b) 数の大小判定を行う

もう1つの役目は、数の大小判定を行うことです。(a)で述べたように、小さい数から大きい数を引くとキャリーが1になるわけですから、比較する2つの数のうち一方をアキュムレータに入れ、他方を引き算すれば数の大小関係によってキャリーが立ったり、立たなかったりします。つまりこの状態で判定するわけです。

2つの数が等しいときは当然 Z フラグが立ちますので、 Z フラグも大小判定

### 図2-12 符号なし2進数の演算時におけるキャリーとボロー

1) 
$$\begin{array}{c} 1 & 2 & 3 \\ + \underline{)} & 4 & 5 \\ \hline 1 & 6 & 8 \end{array} + \underline{)} \begin{array}{c} 0 & 1 & 1 & 1 & 1 & 0 & 1 & 1 & - \\ 0 & 0 & 1 & 0 & 1 & 1 & 0 & 1 & 1 \\ \hline 1 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 1 \end{array} \stackrel{\mathcal{L}}{\bigcirc} \begin{array}{c} + \nu & \mathcal{I} - \mathcal{L} \\ \hline \end{array}$$

正しい答は C を256とみなせば 256+12=268となり正しい答が求まる。

3) 
$$-)234$$
  $-)111$   $-)11101010$   $1001001$  補数をとる 0 1 1 0 1 1 1 1  $\checkmark$ 

桁下がりにより 256+123-234=145 (10010001) が 求まる。

この桁下がりをボロー (Borrow) という。

結局ボローが生じての計算なので, 絶対値 01101111

(11110) は-111を意味することになる。

判断条件	状 態	フラグの状況		
BCC BHS	ACC≥M ACC≥M	C=0 C=0		
* BEO	ACC=M	Z=1		
* BGT	ACC >M	$Z \lor (N \oplus V) = 0$		
*BHI	ACC>M	$C \lor Z = 0$		
BCS BLO	ACC < M ACC < M	C=1		
*BLE	ACC≦M	$Z \lor (N \oplus V) = 1$		
*BVC	オーバーフロー判定	V=0		
BLS	ACC ≦ M	C∨Z=1		
* BLT	ACC < M	N⊕ V=1		
ВМІ	ACC < M	N=1		
* BNE	ACC = M	Z=0		
BPL	ACC>M	N=0		
* BGE	ACC≧M	$N \oplus V = 0$		
*BVS	オーバーフロー判定	V=1		

表2-5 2つの符号なし2進数の 大小関係と分岐命令 (1方の数ACCにもう 1方の数Mに格納する)

- \* 符号付き2進数のデータの場合
- ▲ のグループは機能的に全く同一のグループ


に入れて考えると、条件付きブランチ命令(直前の演算結果によって分岐先が異なる命令)により、2つの数の大小関係の判別ができます (表2-5). たとえば、BCCはCフラグが"0"のときにブランチすることを示し、<math>BCSはCが"1"のときにブランチすることを示します。

### \*オーバーフロー(V) ビット1

演算の結果,2の補数のオーバーフローが生じたことを示します。このオーバーフローをキャリーと間違える人がいますが、キャリーとオーバーフローはまったく違います。

このフラグは符号付き 2 進数の演算時に有効です。演算の結果、Vフラグが立つ様子を図2-13により説明します。

コンピュータの内部計算では符号付き2進数で計算するケースが多いので、オーバーフローの理解は大切です。図2-13のように、正の数と正の数を加えたら負になるということはありえません。ですから、この状態になったらMPUにそのことを教えないと、間違った計算をしてしまいます。この通知信号がオーバーフローフラグなのです。



ここで注意することは、通知信号は必ず符号付き2進数の加減算命令の直後、またはCCのフラグをセット後に有効なことです。加減算命令以外の場合にも、このVフラグは変化しますが、いずれも無効になりますので無視します。

このフラグをクリアーするには,

- ①オーバーフローの生じない符号付き2進数の加減算の実行を行う
- ②AND, BIT, COM, EOR, LDA, ORA, STA, TAB, TBA, TST, LDX, LDS, STX, STSの各命令の実行後の2つの場合があります。

### \*ゼロ(Z) ビット2

命令を処理した後の状態が全ビット 0 かどうかを示します。もしZ=1 であれば全ビットが"0"になっていることを示し,Z=0 であれば"0"でないビットが 1 個以上あることを示しています。

### \*ネガティブ(N) ビット 3

データであるMSB (もっとも最上位のビット) が1になっているとき、このフラグが立ちます。MSBの状態テストのときに使われます。符号付き 2 進数に関する演算後にこのフラグが"1"になったときは、結果が負の数になったことを示します。

### \*インタラプト・マスク(1) ビット4

6809MPUには多くの割り込みレベルがありますが、その中の $\overline{1}$  RQ入力(インタラプト・リクエスト)を受け付けるか、無視するかを決定します。

このフラグが I=0 のときにはMPUは I RQ割り込みを受け付けますが, I=1 のときには,MPUは I RQ割り込みの要求があっても無視します. ほかの割り込み, $\overline{NMI}$  入力に対しては,この I フラグは関係ありません.このフラグのセット,リセットはプログラムで行います.

### \*ハーフ・キャリー (H) ビット5

ハーフ・キャリーの名前のとおり、ビット3からビット4への桁上がりを表すフラグです。8ビットのMPUにおけるアキュムレータは、ビット0~ビット7までを2つに分割して(ビット0~ビット3とビット4~ビット7)それぞれをハーフといいます。ADD、ABA、ADC命令を実行すると、その直後にビット3からビット4にキャリーが立ったことを知らせます。

### \*ファースト | RQマスク (F) ビット 6

Iフラグと同様に、6809MPUにおける $\overline{FIRQ}$ 入力に対するマスクフラグです。このビットが"1"のとき $\overline{FIRQ}$ 割り込みを無視し、"0"のときイネーブルとなり実行します。リセットのときは"1"になり、NMI、SWI、 $\overline{FIRQ}$ が受け付けられると $\overline{CC}$ がスタックにセーブされ、次に"1"になります。なお $\overline{IRQ}$ 、SWI 2、SWI 3 は $\overline{FU}$ ットとは関係ありません。このフラグもプログラムでセット、リセットを行います。

### \*エンタイア(E) ビット7

MPUは割り込み処理終了後元のルーチンへ戻りますが、そのときにスタックにセーブされた各レジスタを元に戻しておきます。この場合、IRQとFIRQではセーブされているレジスタの数が異なります。この数の違いを教えるのが、エンタイア・フラグの役目です。RTI命令のみが参照できます。

このフラグが"1"のときはSP(スタック・ポインタ)を除く、全レジスタ (Entire Register )がセーブされていることを示しRTI 命令が実行されます。そして元のルーチンに戻るときMPUはEフラグを参照して、CC SP 以外の全レジスタを元に戻します。また、このフラグが"0"のときはPC だけが戻されます。このように、Eフラグはハードウェア(MPU)が自動的にセット、リセットを行います。

Chapter Three 6809命令セット

3

これまで述べてきたようにMC6809はひじょうに多くの命令を持っています。これらの命令を適切に使用することで、効率のよいプログラムが作ることができます。そのためには一つ一つの命令の理解が大切です。

本章では、MC6809の数多くの命令を、まず機能面を中心に分類して、命令の働きを説明していきます。命令語にはすべて英語のフルスペルをつけておきました。できるだけフルスペルで覚えるのが命令を身近なものにできるコツといえましょう。

最初はロード命令とストア命令を 重点的に学習するのが無理がないで しょう。どのようなコンピュータに おいても、この2つの命令が基本に なっていますので、命令の意味をま ず、じゅうぶんに理解してみましょ う。

# 1

# 6809命令セットの分類法

# 5つのグループ命令

6809の命令はニーモニック・コードで数えると59になります (表3-1). しかし、これはあくまで命令の基本形態であり、このコードが後述のアドレッシングモードの違いによりさらに分類されていき、最後には1464種類もの数になります. このような多くの命令をすべて覚えるのは不可能ですが、機能によって分類していくと、かなりすっきりしたものになります.

本章では、理解しやすいように演算対象のレジスタを中心として、アルファベット順に5つのグループに分類してみました(巻末命令参照).

- ①8ビット・アキュムレータ/メモリ命令
- ②16ビット・アキュムレータ/メモリ命令
- ③インデックス・レジスタ/スタック・ポインタ命令
- ④ブランチ命令
- ⑤その他の命令

表3-1 59種類の6809命令

ニーモニ ック・コ ード	動作内容	ニーモニック・コード	動作内容
ABX	Add Accumulator B into Index Register X	DAA	Decimal Addition Adjust
ADC	Add with Carry into Register	DEC	Decrement
ADD	Add Memory into Register		Exclusive OR
AND	Logical AND Memory into Register	EXG	Exchange Registers
ASL	Arithmetic Shift Left	INC	Increment
ASR	Arithmetic Shift Right	JMP	Jump
BCC	Branch on Carry Clear	JSR	Jump to Subroutine
BCS	Branch on Carry Set	LD	Load Register from Memory
BEQ	Branch on Equal	LEA	Load Effective Address
BGE	Branch on Greater Than or Equal Zero	LSL	Logical Shift Left
BGT	Branch on Greater	LSR	Logical Shift Right
BHI	Branch if Higher	MUL	Multiply
BHS	Branch if Higher or Same	NEG	Negate
BIT	Bit Test	NOP	No Operation
BLE	Branch if Less than or Equal to Zero	OR	Inclusive OR Memory into Register
BLO	Branch on Lower	PSH	Push Registers
BLS	Branch on Lower or Same	PUL	Pull Registers
BLT	Branch on Less than Zero	ROL	Rotate Left
ВМІ	Branch on Minus	ROR	Rotate Right
BNE	Branch Not Equal	RTI	Return from Interrupt
BPL	Branch on Plus	RTS	Return from Subroutine
BRA	Branch Always	SBC	Subtract with Borrow
BRN	Branch Never	SEX	Sign Extend
BSR	Branch to Subroutine	ST	Stor Register into Memory
BVC	Branch on Overflow Clear	SUB	Subtract Memory from Register
BVS	Branch on Overflow Set	SWI	Software Interrupt
CLR	Clear	SYNC	Synchronize to External Event
CMP	Compare Memory from a Register	TFR	Transfer Register to Register
СОМ	Complement	TST	Test
CWAI	Clear CC bits ane Wait for Interrupt		

# 2

# 8ビット・レジスタ/メモリ命令

# 基本的な命令

このグループにまとめた命令群は演算の対象が8ビットのレジスタであるアキュムレータA(AccA),B(AccB)と1バイト(8ビット)のメモリMに限定されています。


基本的な命令ばかりですので、わかりやすい素直な形態になっています。ここで説明する命令は27種類です。

# ADC

(ADd memory to accumulator with Carry)

キャリー (Cフラグ) とメモリの内容をアキュムレータに加算します。メモリは当然1バイトです。結果はアキュムレータ中に残ります (アキュムレータの内容のみが変更される)。

ソース形式例 ADCA ; ADCB




# ADD

### (ADD memory to accumulator)

メモリの内容 (1バイト) をアキュムレータに加算します。 結果はアキュームレータ中に残ります。

ソース形式例 ADDA ; ADDB




# AND

### (AND memory with accumulator)

アキュムレータとメモリの内容とで論理積を行います。結果はアキュムレータ中に残ります。メモリ内データの特定の ビットを0にするときに用います。

ソース形式例 ANDA ; ANDB




# ASL

### (Arithmetec Shift Left)

アキュムレータまたはメモリの内容を全ピット1つ左へシフト (ずらすこと) します。後述のROL命令とは違って、ビット0には0が入り、またビット7はCフラグへシフトされます。

ソース形式例 ASL ; ASLA ; ASLB




# **ASR**

### (Arithmetic Shift Right)

アキュムレータまたはメモリの内容を全ビット1つ右へシフトします。後述のROR命令とは違って、ビット0はCフラグへシフトされますが、ビット7の値はそのまま保存されます。

ソース形式例 ASR ; ASRA ; ASRB




# BIT

(BIT test)

アキュムレータとメモリの内容との論理積をとり、その結果によりCC(コンディション・コード)を更新します。アキュムレータの中身は変化しません。結果を格納しないAND命令といえます。

ソース形式例 BITA : BITB



# CLR

(CLeaR)

アキュムレータとメモリの内容を0にセットします.


ソース形式例 CLR ; CLRA ; CLRB

# CMP

(CoMPare memory from accumulator)

レジスタの内容からメモリの内容を差し引きして、CCの みを変化させます。


同じような命令にSUB命令がありますが、SUB命令は 演算結果がレジスタに残り、CMP命令の場合はレジスタに 演算結果は残りません。これはCMP命令が、レジスタとメ モリ内容との比較に目的がおかれているからです。その結果 CCON, Z, Q, C, Hの各フラグが変化します。主に比較する両者の大小関係(等号も含む)の判定に多用されます。ソース形式例 CMPA ; CMPB



# COM

### (COMplement)

アキュムレータとメモリの内容について $1 \ge 0$ の反転を行います。CCのキャリーフラグは必ず"1"になっています。ソース形式例 COMA ; COMB




# DAA

### (Decimal Addition Adjust)

BCD (2進化10進数)で数値を処理しているとき、下位 4ビット同士の演算で桁上げが生じますが (ハーフキャリー が立った)、このハーフキャリー (Hフラグ)を上位 4ビット の値に加えることで、10進補正を自動的に行います。

### ソース形式例 DAA



# DEC

### (DECrement)

指定されたレジスタまたはメモリの内容を-1します。キャリーフラグは全然変化しないので、CCによる条件判定の

ときには注意してください。

ソース形式例 DEC ; DECA ; DECB

# **EOR**

(Exclusive OR)

アキュムレータとメモリの内容との排他的論理和を求めます。結果はアキュムレータに残ります。メモリ内の特定のビットを反転するときに用います。両方の値が異なるときに"1"になり、等しいときに"0"になります。排他的論理和を記号①で表すと、次のような関係式になります。


 $0 \oplus 0 = 0$ 

 $0 \oplus 1 = 1$ 

 $1 \oplus 0 = 1$ 

 $1 \oplus 1 = 0$ 


ソース形式例 EORA ; EORB



# **EXG**

(EXchanGe)

2つの指定した8ビット・レジスタの内容を交換します. レジスタとしてはA, B, CC, DPが指定できます. なお 交換するレジスタ同士はビット長が同じことが必要です。 ソース形式例 EXG



# INC

(INClement)

DEC命令と逆の動作をします。指定されたレジスタまた はメモリの内容を+1します。キャリーフラグが変化しない 点も同じです。


ソース形式例 INC ; INCA ; INCB

LD

(LoaD accumulator from memory)

マイクロコンピュータの命令中において,もっとも基本的な命令の一つです。メモリの内容を,指定された8ビット・レジスタにコピーします。ST命令とは逆の動作をします。

ソース形式例 LDA ; LDB



# LSL

### (Logical Shift Left)

前述したASL命令とまったく同じ動作をします。ですからマシン語コードも同一です。


ソース形式例 LSL ; LSLA ; LSLB

# LSR

(Logical Shift Right)

ASR命令と比較すると、全体が1ビット右にシフトする点は同じですが、 $b_7$ に0が入る点が異なります。そのため $b_7$ が符号ビットのときには、その符号は無効になります。なお、Nフラグは常に0になっています。

ソース形式例 LSR は LSRA ; LSRB




# MUL

### (MULtiply)

AccA, AccB にある符号なし 2 進数データ同士の乗算を行い、結果をアキュムレータDに格納します。

ソース形式例 MUL




# **NEG**

### (NEGate)

アキュムレータまたはメモリの中のデータを、絶対値を変えずに符号を反転した数 (2 の補数) を作ります。たとえば 5 ならば - 5 になります.

ソース形式例 NEG ; NEGA ; NEGB




# OR

(Inclusive memory into vgiuter)

アキュムレータとメモリの内容との論理和を求めます。結果はアキュムレータに残ります。メモリ内のデータの特定の ビットを1にするときに用います。


ソース形式例 『ORA ; ORB



# ROL (ROtate Left)

アキュムレータまたはメモリ内容を左方向へ1ビット回転 させます。前述のASL命令とは違って、b<sub>7</sub>の内容はCフラ グを通してからboヘローティートします.


ソース形式例 ROL ; ROLA ; ROLB



# ROR (ROtate Right)

アキュムレータまたはメモリの内容を右に1ビット回転さ せます。前述のASR命令とは違って、boの内容はCフラグ を通してからb<sub>7</sub>ヘローティートします.

ソース形式例 ROR ; RORA ; RORB




# SBC

(SuBtraCt with borrow)

アキュムレータからメモリの内容を減算して(キャリーフ

ラグも含めて減算する),結果をその指定レジスタに格納します. なお減算のときはキャリーをボローといいます.

ソース形式例 SBCA ; SBCB




#### ST

#### (STore)

アキュムレータの内容をメモリへコピーします。前述のLD命令とは逆の動作をします。

ソース形式例 STA ; STB




## SUB

#### (SUBtract)

ADD命令と逆の動作をします。アキュムレータからメモリの内容を減算処理します。『Cフラグが1になった場合は、キャリーではなくボロー(借り)としての意味を持ちます。結果はアキュムレータに残ります。

ソース形式例 SUBA 二; SUBB




## **TST**

(TeST)

アキュムレータまたはメモリの内容を"0"と比較します。その結果N、Z、Vの各フラグが影響されますが、アキュムレータの内容は破壊されません。Nフラグは $b_7$ ビットが1のときにセットされ、Zフラグは $b_0$ ~ $b_7$ の全ビットが0のとき1になります。Vフラグは常に0になります。単にフラグに影響を与えるだけの命令です。

ソース形式例 TST; TSTA; TSTB



## **TFR**

#### (TransFeR memory to momory)

8 ビット・レジスタ同士でデータ転送をします。その結果、 転送先のデータは転送元のデータと同じになります。EXG 命令と似ていますが、異なります。ソース形式例のR1, R 2 は、R1レジスタの中身をR2レジスタに転送することを 意味します。なお、データ転送するレジスタ同士は同じビット長であることが必要です。

ソース形式例 TFR R1, R2 (R1, R2=A, B, CC, DPのうちのいずれか)



# 3

# 16ビット・レジスタ/メモリ命令

## 16ビット専用命令


これまでの命令はすべて8ビット構成のレジスタやメモリ内のデータに作用するものばかりでしたが、このグループ内の命令は、命令の対象が16ビットのアキュムレータD (AccA、AccB を連結させたもの) や16ビット長のレジスタやデータに及ぶものです。ここで説明する命令は8種類です。

## ADDD

(ADD memory to D accumulator)

2 バイトのメモリ内容を16 ビットのアキュムレータD に加算します。16 ビット長を扱うときは上位バイト( $b_{15}$  ~  $b_{8}$ ),下位バイト( $b_{7}$ ~  $b_{0}$ )の配置関係に注意します。この命令による動作例は下図のようになります。

アドレッシングにおいては、上位バイトであるメモリ番地 Mを示すと、下位バイトは自動的にM+1番地が参照されます。下図の例では " $ADDD\ M$ " の様式で参照できます。 ソース形式例  $ADDD\ M$ 



## **CMPD**

#### (CoMPare memory from D accumlator)

アキュムレータDと2バイトのメモリ番地Mの内容とを比較します。メモリの低いアドレスの方にデータの上位バイトを、高いアドレスの方にデータの下位バイトを入れます。動作はADDD命令の図と同様です。


ソース形式例 CMPD M

## **EXG**

(EXchanGe D with X, Y, S, U,PC)

アキュムレータDと指定レジスタ同士がデータを交換し合います。

ソース形式例 EXG D, R (Rは16ビット・レジスタ)




#### LDD

#### (LoaD D accumulator from memory)

アキュムレータDに2バイト分のデータを格納します。このときのアキュムレータとデータの関係は下図のようになります。


ソース形式例 LDD M



## SEX

#### (Sign Extend)

符号 (Sign) ビットに関する動作をします。アキュムレータBに入っている8ビットの符号付き2進数  $(b_7)$  を、アキュムレータAの全ビットにコピーし、16ビットに拡張します。8ビットの数値と同じ値の16ビット値を作るときに使います。ソース形式例 SEX




## STD

#### (STore D accumulator to memory)

16ビット・レジスタのデータをメモリにしまいこむ (store) ためのもので、前述のLDD命令の逆の働きをします。

ソース形式例 STD M




SUBD (SUBtract memory from D accumulator)

連続したメモリ番地M, M+1の内容をアキュムレータD から減算します。M, M+1とDレジスタとの関係はSTD命令の図と同じになります。結果はDレジスタに入ります。 ソース形式例 SUBD M

## **TFR**

(TransFeR registers to registers)


アキュムレータDの内容を、レジスタR (16ビット長のレ ジスタなのでD、X、Y、U、S、PCが指定できる) にコ



ピーする命令です。注意することはコピー先、元のレジスタは同一ビット長(この場合は16ビット長)。のレジスタ同士であることです。

#### ソース形式例 TFR D, R

以下の図は16ビットのレジスタの内容を、Pキュムレータ Dにコピーする場合です。前述した"TFR D, R"の命令 とは逆の動作をします。





## インデックス / スタック・ 合合・レジスタ/ ポインタ 叩り


## 強力なインデックスト・アドレッシング

6809の命令の特長は、インデックスト・アドレッシングが大変強力なことです。このインデックスを生かした命令を使うことで、16ビット長の演算が簡単になります。機能としては、「2 16ビット・アキュムレータ/メモリ命令」で使用されたアキュムレータDの代わりに、インデックス・レジスタX、Y、スタックポインタ用レジスタS、U、プログラム・カウンタPCを使用する形態となります。ここで説明する命令は8種類です。

## CMP

#### (COMpare memory from registers)

16ビットレジスタS, U, X, YからメモリMの内容データを差し引いて、その結果でフラグをセット、リセットします。8ビットのときと同じようにフラグのみを変化させます。



#### **EXG**

#### (EXcanGe regiters with regiters)

S, U, X, Y, D, PCのレジスタで, レジスタ同士がデータを交換する命令です。データはもちろん16ビットの内容です。

表記の仕方は "EXG X, Y" のように記します。動作内容は交換データが 8 ビットから16 ビットになったことを除けば、8 ビットの場合の説明と同じです。


#### LEA

#### (Load Effective Address)

6809独特の命令です。ポインタ・レジスタであるS,U, X,Yに,実効アドレスを設定します。実効アドレスとは, 命令が実行されるときに実際に参照されるアドレスまたはア クセスしようとするデータが存在するアドレスをいいます。 この命令はあくまでも実効アドレスの値をレジスタに残すこ とが目的です。

結果を格納するレジスタとして、S, U, X, Yの4種類が指定できます。それぞれ"LEAS, LEAU, LEAX, LEAYと表記します。なお、このとき指定アドレスにアキュムレータDが入っていないことに注意してください。

実際にLEA命令を使用したときの処理の流れは図のよう



になります。この図で、Xレジスタに入るデータには\$3003 番地の中身ではなく、\$3003という値そのものが入ります。 この命令の応用としては、次の命令表記ができます。

 LEAX
 1, X
 X レジスタの内容を+1する


 LEAX
 -1, X
 X レジスタの内容を-1する

LD

(LoaD registers from memory)

16ビットレジスタS, U, X, YにメモリM番地の内容を 読み込みます。8ビットの命令の"LDA, B"とは異なり、 16ビット値(2バイト)データを扱います。データのメモリ 上の位置関係に気をつけてください。

"LDX M"を実行したときの動作は図のようになります。この実行例ではXレジスタについての例ですが、他のS、U、Yの場合も同様です。




## **PSH**

(PuSH registers)

レジスタの内容をスタック・レジスタ(SとUがある)に 一時的に退避する命令です。したがってレジスタ内のデータ を退避した後で、そのレジスタを使用して演算を行うことが できます。演算が終わったら、先ほど退避しておいたデータを復帰し、また次の処理へ進みます。このように、PSH命令を使用すれば1つのレジスタを多重に使用できます。表し方は、"PSHS A、DP、U、X"のように記します。

この命令を実行すると下図(左)のようになります。6800のときにはユーザがスタックに退避するレジスタの順序を指定するのが一般的でしたが、6809では退避するレジスタの順序が決まっていて、下図(右)のようになります。

最初にPC,次にU,Y,X,DP,B,A,最後にCC をそれぞれ退避します。





## PUL

#### (PUL registers)

PSH命令によってスタック・レジスタに一時的に退避した内容を、レジスタに復帰させる命令です。復帰するときは最初にCCが取り出され、次々にPSH命令のときと逆の順序でレジスタの内容が戻されます。

## ST

(STore registers into memory)

16ビットのレジスタの内容をそれぞれメモリの中に格納する命令です

フラグN, Zが変化します(Vフラグはオーバーフローが 生じないので"0")。この命令の実行例は図のようになりま す。この図ではXレジスタの例を取り上げましたが、ほかの S, U, Yについても同様です。



## ABX


#### (Add B accumulator to X)

インデックス・レジスタXの値にアキュムレータBの値を 符号なし2進数として加算します。演算の結果はインデック ス・レジスタに残ります。

この命令は AccA では実行することができません。あくまで AccB 側だけに許されています。一般の加減算命令はメモリとアキュムレータの間で実行されるのですが、この ABX

命令だけはレジスタ同士で演算が可能です。ただし AccB は 8 ビットですから、1 回で演算できる数は 0 から255までの数 に限られます。

実際にプログラムを組んでみると、インデックス・レジスタXに、ある数値を加えたい場合が1バイトの命令で実行できるので重宝な命令といえます。





## ブランチ命令

#### プログラムの変更に必要な命令

プログラム実行の順序を変更する必要が生じたときに使用する命令群が6809 には2種類用意されています。

1つはブランチ命令であり、もう1つはジャンプ命令です。この2つは明確に区別して考える必要があります。したがって、本書の分類法では本節でブランチ命令を説明し、「6 その他の命令」でジャンプ命令を説明することにします。

6809の命令の特徴はブランチ命令が豊富なことです。 表3-2から 理解できる ように、ブランチ命令はほとんどの条件で分岐できます。この命令群のおかげ




表3-2 ブランチ命令

ニーモニック・コー	ず 動作内容
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BMI, LBMI	Branch if minus
BPL, LBPL	Branch if plus
BCS, LBCS	Branch if carry set
BCC, LBCC	Branch if carry clear
BVS, LBVS	Branch if overflow set
BVC, LBVC	Branch if overflow clear
BGT, LBGT	Branch if greater (signed)
BVS, LBVS	Branch if invalid twos complement result
BGE, LBGE	Branch if greater than or equal (signed)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLE, LBLE	Branch if less than or equal (signed)
BVC, LBVC	Branch if valid twos complement result
BLT, LBLT	Branch if less than (signed)
BHI, LBHI	Branch if higher (unsigned)
BCC, LBCC	Branch if higher or same (unsigned)
BHS, LBHS	Branch if higher or same (unsigned)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLS, LBLS	Branch if lower or same (unsigned)
BCS, LBCS	Branch if lower (unsigned)
BLO, LBLO	Branch if lower (unsigned)
BSR, LBSR	Branch to subroutine
BRA, LBRA	Branch always
BRN, LBRN	Branch never

で、6809ではポジション・インデペンデントなプログラム (番地自由なプログラム) が自由に書けるわけです。

ブランチ命令は大きく分けると、ショート・ブランチとロング・ブランチがありますが、命令名は主としてショート・ブランチの場合の名前を記します。ロング・ブランチの場合の名前は、ショート・ブランチの名前にLをつけます。ショート・ブランチとロング・ブランチの違いは分岐できるアドレス範囲の差です。ショート・ブランチでは、分岐できる範囲は-128~+127に限定されますが、ロング・ブランチの場合は+32767~-32768の範囲が分岐の対象になります。しかし、命令構成はBRA命令の場合では、図3-2のように4バイト

構成になります。したがって安易にロング・ブランチを多用しますと、プログラムが大きくなり実行速度も落ちてしまいます。なお、オペランドの数値算出法は4章のリラティブ・アドレッシングの項で説明します。

項目はすべてショート名になっています。説明する命令は8種類です。

#### BEQ

#### (Branch if EQual)

第2章 P53で説明したCC(コンディション・コード)と密接に関係します。CCのフラグの設定値と命令のニーモニック・コードの要求条件が一致したときに分岐します。ゆえに分岐命令の直前に条件判定のための演算が実行されている必要があります。BEQ命令は演算の結果、Zフラグが"1"のときブランチします。プログラム例を使って説明しましょう。

#### BNE

#### (Branch if Not Equal)

EXIT

BEQ命令と反対の関係にあります。Zフラグが"0"で 分岐します。

## BMI

#### (Branch if MInus)

演算結果がマイナスのときに分岐します。ゆえにNフラグが"1"で動作します。

#### BPL

#### (Branch if PLus)

BMI 命令の反対の働きをします。演算結果がプラスならばブランチします。Nフラグが"0"のときに動作します。

この命令を使えばビット7が1であるか0であるかの判定ができます。したがって、カナ文字かASCIIコードであるかの区別をするときに最適です。プログラムは次のようになります。

L D A D A T A ......コード・データ読み込み
B P L A S C .....条件分岐 (ビット 7 = 0 な ら A S C へ)

BCS

(Branch if Carry Set)

演算の結果、『Cフラグがセットされているときに分岐します。キャリーの有無の判定に使います。

BCC

(Branch if Carry Clear)

演算の結果、『キャリーがクリアされているときに分岐します。BCS命令とは反対の動作をします。

**BVS** 

(Branch if oVerflow Set)

符号付き2進数での比較の結果(ここが大事です),オーバーフローVフラグ"1"で分岐します。

**BVC** 

(Branch if oVerflow Clear)

BVSの反対の動作をします。符号付き 2 進数での比較の結果、オーバーフロー・フラグVが"0"のときに分岐します。

以上のブランチ命令は、その条件判定がCCのビットの様子により分岐したわけですが、次からのブランチ命令は不等号条件も加わった判定で分岐できます。

8 つの命令を紹介します。

## **BGT**

#### (Branch if GreaTer)

G T は GreaTer の略で不等号の">"を意味し、フラグ条件は複雑です。 フラグは" $Z \lor (N \oplus V) = 0$ "のときです。 これは、符合付き 2 進数の場合に、 Z = 0 が第 1 条件で、N = V が第 2 条件であることを意味しています。

## **BGE**

#### (Branch if Greater than Equal)

G E は Greater than or Equal の略で、不等号の" $\geq$ "を意味します。フラグは" $(N \oplus V) = 0$ "のときです。

## BLE

#### (Branch if less than or equal)

LE は Less than or Equal の略で、不等号の $\leq$ を意味します。符号付き 2 進数で比較した結果が 0 よりも小さいか、または 0 に等しいときに分岐します。フラグは  $Z \lor (N \oplus V) = 1$  のときです.

## **BLT**

#### (Branch if Less Than)

L T は、Less Than で、不等号の "<" を意味します。符号付き 2 進数での比較の結果 "0" よりも小さいときに分岐します。フラグは  $N \neq V$  のときです。

## BHI

#### (Branch if Higher)

HIは、Higherの略で、不等号の">"を意味します。符号なし 2 進数としての比較の結果"0"よりも大きいときに分岐します。 フラグは" $C \lor Z = 0$ "のときです。

## BHS

#### (Branch if Higher or Same)

HSは、Higher or Sameの略で、不等号の" $\geq$ "を意味します。符号なし2進数としての比較の結果、大きいかまたは等しいときに分岐します。フラグは"C=0"のときです。

#### BLO

#### (Branch if LOwer)

LOはLowerの略で、不等号の"<"を意味します。符号なし2進数としての比較の結果、アキュムレータの値の方がメモリの内容よりも小さいことが条件です。一フラグはキャリーが立った "C=1"のときになります。機械語コードではBCS命令と同じです。

#### BLS

#### (Branch if LOwer or Same)

LSはLower or Same の略で、不等号の"≦"を意味します。符号なし2進数としての比較の結果、アキュムレータの方がメモリの内容よりも小さいか同じであることが条件となります。フラグは" $C \lor Z = 1$ "のときになります。

以上のブランチ命令のほかに、特殊なブランチ命令が3つあります。 BRA、BRN、BSR命令です。各々について説明していきます。

#### BRA

#### (BRanch Always)


現在のプログラムの実行順序を変更するときに使用する無条件分岐命令です。 CC(コンディション・コード)がどのような状態になっていようとも分岐します。 またフラグには何の影響も与えません。 BRAは2バイト構成ですが、 LBRA命令は3バイト構成です。

#### **BSR**

#### (Branch to SubRoutine)

サブルーチンに分岐する命令です。しかし分岐する際にPC(プログラム・カウンタ)の内容を、スタックSPにプッシュしてから分岐先へ飛びます。後述のJSRは絶対アドレスによる分岐タイプですが、BSRは相対アドレスによる分岐タイプです。実際にこの命令で実行される処理の様子を図(次ページ)に示します。

なお、LBSR命令は3バイト構成になります。LBRA



## BRN

#### (BRanch Never)

とLBSRのみが3バイト構成で、ほかのロング・ブランチ命令はすべて4バイト構成になっています。

これは BRanch Never の略で、BRA命令が無条件ブランチであったのに対し、この命令はフラグがどんな状態になっても決してブランチしません。2 バイトのNOP命令と考えられます。またLBRNは4バイトのNOP命令に相当します。遅延ループの時間調整用やデバッグ時の不要命令をつぶすときなどに挿入すると大変有効です。



# その他の命令

## ちょっと変わっている命令

一般のメモリやレジスタを参照する性質の命令とは異なる命令の集まりです。 その1つ1つが特徴を持った働きをして、プログラムやMPUが効果的に動作 できるように機能します。

ここで説明する命令は10種類です。

ANDCC (AND Condition Code registor)

CC (コンディション・コード) の内容に、ある一定値 (イ ミディエイト値) をANDしてCCのセット値を直接変更し ます。たとえばオーバーフローフラグであるVフラグを0に するときは.

ANDCC #\$FD

として実行します。理由は、下図を参照してください。この 命令により、次のような擬似命令が作れます.

C L C (Clear Carry ) → A N D C C #\$ F E Cフラブをクリアします.

C L I (Clear Interrupt Mask) → A N D C C #\$ E F



CLV (Clear Overflow) → ANDCC #\$FD

実は、上記の左の3つの命令は、6800にはあるのですが、6809の命令群の中にはありません。このようにANDCC命令を使うことによって、6800の命令に等価な命令を作れるわけです。ゆえに6800のCLC命令に相当するものが必要なときには "ANDCC #\$FE" を使うことになります。

## CWAI

(and Condition code register, then WAit for Interrupt)

割り込み待ちへの応答を早くするために作られた命令です。まず、オペランドのイミディエイト値(後述)とCCがANDされます。そしてEフラグを立てて、SPを除く全レジスタを退避させ次の命令の実行を中断し、割り込みの発生を待ちます。すでにレジスタが退避されているので、割り込み発生後すぐに割り込み処理を行うことができます。

ただし、割り込みからの復帰にあたってはFIRQからの復帰であっても、IRQからの復帰動作と同じように、SPレジスタを除く全レジスタの復帰を行います。

イミディエイト値により、動作は次のように異なります。

CWAI #\$EF IRQ割り込みを受け付ける

CWAI #\$BF FIRQ割り込みを受け付ける

CWAI #\$AF IRQ, FIRQ割り込みを受け付ける

なお、割り込みを待っている間、「バスはハイインピーダンスになっていないので注意してください。

## NOP

(No OPeration)

何もしない命令です。こんな命令が必要なのかと思う人もいるかと思いますが、実は大変有効な命令なのです。遅延時間発生ルーチン等における調整用時間の発生や、デバッグ作業などのときに不要な命令をつぶすなどの作業に大きな効果があります。

たとえばシステム・クロックが1MHzのとき,この命令の

マシンサイクルは 2 なのでN O P の実行時間は $2\mu s$  となり,この時間だけスピードが遅くなります.したがって,必要時間数分N O P 命令を続ければ所定の遅延が行えます.なお,時間調整用としては B R N 命令がマシンサイクル" 3",L B R N 命令がマシンサイクル " 5" なので,これをうまく組み合わせて目的の値になるようにします

## ORCC

(OR Condition Code register)

前述のANDCC命令の逆の働きをします。CCの特定ビットをONにするのに多用されます。

## **JMP**

(Jump)

ブランチ命令のところでも述べましたが、ジャンプ (JMP) 命令は本質的にブランチ命令とは性質が異なっています。ブランチ命令系が相対アドレス値をオペランドに持って実行されるのに対し、JMP命令はオペランドが絶対アドレスなのです。

命令コードは\$7Eですので、もし\$7000番地にジャンプさせたいときは"\$7E\$10\$00"と3バイト並べることにより、実行させることができます。飛び先番地が直接オペランドから読み取れるので理解しやすいのですが、6809の機能を生かそうとしたなら、なるべくこのような絶対番地形式の命令は使わないようにします。できるだけ相対アドレスでプログラムを書くように努力した方がよいでしょう

JMP命令の基本形態は図に示すとおり3バイト構成になります。

\$7E	\$10	\$00	3バイト構成である
命令	オペランド	オペランド	
コード	1	2	

## **JSR**

#### (Jump to SubRoutine)


先のBSR命令がオペランドに相対アドレス値を持って分岐するタイプでした。 JSR命令はオペランドに絶対アドレス値を持つことを除けば、動作はまったく同じです。 やはりサブルーチンに飛びますので、サブルーチン側ではRTS命令でプログラムを終了しておけば自動的にサブルーチン実行終了後、<math>JSR命令の次の命令があるアドレスに戻ってくることができます。

なお、この命令もJMP命令と同じく、できるだけ相対アドレス形式のBSR(またはLBSR)を使用した方が6809らしいプログラムを書くことができます。

## RTS

#### (ReTurn from Subroutine)

サブルーチンのプログラムは必ずこの命令で終了する必要




があります。JSR、BSR、LBSRで呼ばれたサブルーチンを実行後に、元の呼んだ方のメインルーチンに戻るための処理を行ってくれます。スタック・レジスタSPには、サブルーチンからの戻り先番地が格納されていますので、戻り先番地を取り出しPCにセットします。そしてPCが示す番地に飛ぶことにより、元のメインルーチンに戻ることができます。

## RTI

#### (ReTurn from Interrupt)

割り込み処理を終了させてメインルーチンに戻るための処理を行う命令です。この命令を割り込み処理ルーチンの最後に書いておけば、割り込みルーチンの実行終了後自動的にメインルーチンに戻ることができます。

RTI命令は最初にスタックからCCを復帰させます。CC内のEフラグが"1"のときは、次にAccA、AccB、X、Y、S/U、PCを復帰させます。Eフラグが"0"のときにはPCのみ復帰させます。



## SWI

#### (SoftWare Interrupt)

割り込み発生のための命令です。SWI, SWI2, SWI3があります。IRQ, FIRQ, NMIの割り込みは、MPUの端子がハード的に"L"になって行われますが、この命令を使えばソフト的に割り込みが発生します。プログラム内で本命令に出会うと、それぞれの割り込みベクタの示す番地へ処理が移ります。

## SYNC

(SYNChronize with interrpt line)

この命令を実行すると、MPUは次の命令の実行を中断して割り込みの発生を待ちます。割り込みが発生すると、次の命令を実行します。ただし割り込みピンが3マシンサイクル以上"L"になって、割り込みがマスクされていないときは割り込み処理に入ります。とくにフロッピーディスクからのデータ読み取りのように、データを高速で処理するときに力を発揮します。SYNC命令で待機している間はバスがハイインピーダンスになっているので、DMA(ダイレクト・メモリ・アクセス)を使い、データは外部から直接にメモリ内に取り入れることが容易にできます。

# Chapter Four

アドレッシング 形式と割り込み



MC 6809 の命令形態がほかの8080 やZ-80等と大きく異なっている点は、アドレッシングモードの豊富さにあります。その豊富な命令によってレジスタ同士がお互いに修飾しあって多様な命令形態を作っています。

アドレッシングモードは, 最初から全部のモードを理解しようとせず, まず自分の試してみたいモードを集中して, 理解するのが効果的です

第3章の解説では各命令の機能について説明しましたが、本章ではアドレッシングモードの違いによって、各命令の機能がさらに飛躍的に高まっていく様子を示していきます。

また6809MPUの性能が評価される 理由として、割り込み機能が豊富な ことも忘れてはなりません。7種類 の割り込みが用意されていますので、 ほとんどの割り込み処理がMPUのみ で処理できます。マイクロコンピュ ータを用いて効果的な制御機器を製 作するならば、割り込みを用いることは絶対必要です。

本章では割り込み動作の基本的概念と6809MPUの割り込み機能から説明していきます。



# アドレッシングモード

# 命令の構成、オペランドポストバイト

一般にコンピュータの命令語は命令部とオペランド部から成り立っています (図4-1). 命令部は命令の種類を示し、オペランドは命令の対象となるもので、アドレス情報等を与えます。

命令の基本形態は簡単ですが、実際はこの形態のバリエーションが数多く生じます(図4-2). このような変化は、命令コードとオペランドが図4-2 のように変化することで生じます。MPUはおのおの命令の長さを命令コードによって知り、その情報によってオペランドを必要なバイト数だけ取り込みます。オペランドも長さと種類によって変化しますが、そのオペランドの変化を表すのがアドレッシングモードです。アドレッシングが豊富なことは6809MPUの特長の1つです。

例をあげて説明しましょう たとえば "LDA" というLD命令の場合を考えてみます。

このLD命令は「アキュムレータAに、メモリ内のデータを転送しなさい」という命令です。しかし、そのデータの内容あるいはどこの場所からという記述がありません。すなわち、アドレッシングモードはそのデータの内容あるいはどこの場所からという記述を補う形式といえます。

# 図4-1 命令語の構成 命令部 オペランド部 ・命 令 部······インストラクション・コード オペレーション・コード,オペコード ・オペランド部······オペランド

1 - 1110 10 -	1 (1/	ペコード)の長	さが1のとき		
(1) オペ	コード	オペランド		※1コマが1	バイトを表わす
② オペ	コード	オペランド			
③ オペ	コード	オペランド田	オペランド①		
④ オペ	コード	ポストバイト			
⑤ オペ:	コード	ポストバイト	オペランド		
<ul><li>6</li><li>オペ:</li></ul>	コード	ポストバイト	オペランド⑪	オペランド①	
(2)命令コー	-ド(オペ	ペコード)の長さ	さが2のとき		
⑦ オペコ	- F⊕	オペコード①			
	- F⊕	オペコード①	オペランド		
8 オペコ			オペランド オペランド®	オペランド①	
<ul><li>8 オペコ</li><li>9 オペコ</li></ul>	- F⊕	オペコード①		オペランド①	
8 オペコ 9 オペコ 10 オペコ	- F⊕	オペコード①	オペランド⑪	オペランド①	

アドレッシングモードには6つの種類があります。アドレッシングモードの中にはオペランドの前にある記号で区別しているものもあります。 アドレッシングモードと区別するアドレッシングモードの記号は次のようになります。

- ・エクステンデット・アドレッシング → ">"
- ・ダイレクト・アドレッシング → "<"
- ・イミディエイト・アドレッシング → "#"
- ・インヘレント・アドレッシング
- ・インデックスト・アドレッシング
- ・リラティブ・アドレッシング

なお、インデックスト・アドレッシングについては、さらに複数のタイプがあります。

## 1・1 アドレッシングモードの種類

アドレッシングモードは6つの種類があります。以下に簡単に説明していきます。

## ●エクステンデット・アトレッシング(Extended Addressing)

アドレスの16ビット (2バイト)を直接オペランドに記述するタイプのモードです。エクステンデッドとは「拡張された」という意味で、でアドレス値を2バイトで拡張表現するためにこの名前がつけられました。ここではLD(ロード)命令の場合をサンプルとして取り上げて説明してみます。

今、\$1234 (\$は16進数のこと)番地に\$56というデータが入っていたとします。そのデータをアキュムレータA(AccAと略す)に格納するための命令は "LDA \$1234"と書いて実行すると、AccAの中には16進数の56が入ります (図4.3)。要するにオペコードのすぐ後にあるオペランドの2バイトが実効アドレスとなり、そのアドレスの中身がAccAに入るわけです。

図4-2 の命令語の形態でいうと、③のケースです。


ニーモニック (操作記号) による表現は,

LDA > \$1234

LDA \$1234

LDA = DATA

のように表記します (>は省略可能です).




#### ● ダイレクト・アドレッシング(Direct Addressing)

アドレスの上位8ビットをDP (ダイレクト・ページ・レジスタ) から与え, 下位8ビットだけをオペランドで指定するモードです。8080や Z-80にはない 6809特有のものです。

6809にはDPという8ビットのレジスタがあり、プログラムによってDPに任意の数値を入れることができます。ダイレクト・アドレッシングは、このDPを利用して16ビットのアドレスを指定できるアドレッシング方式です。

この方式ではエクステンデット・アドレッシングに比べて、命令が1バイトだけ短くてすむので、実行を処理する時間は短くなります。先のエクステンデッド・アドレッシングが3バイトのマシン語となるのに対し、このモードでは2バイトのマシン語に変換されます。オペコードの後の1バイトがアドレスの下位バイトになり、DPの内容が上位アドレスとなった2バイトの実効アドレスを参照します。モード例は図4-4 のようになります。



6800ではDPが強制的に"0"の形態になりますが、6809は64Kの空間にDPを設定します(上位バイトが00~FFまでの間)。このモードにおける \$0000~\$00FFまでの間のゼロページは、主にシステムが使用する形態が一般的です(68系では上位バイトが00のメモリ範囲をゼロページと呼ぶ)。

ニーモニックで表示するときは,

LDA <BuF (BuFは記号番地である)

LDA < \$10

LDA \$10

のように表記します。

"<"記号はダイレクト・アドレッシングであることを表す記号ですが、オペランドが1バイトのときにはこの記号がなくてもダイレクト・アドレッシングと判断します。


## ● イミディエイト・アドレッシング(Immediate Addressing)

命令コードに続くオペランドの値をデータとして用いるモードです。そのためにアドレスの記述がありません。

定数を扱うときに便利で、オペランドに書いた値はイミディエイトに(即座に)参照できます。オペランドの値そのものがデータとして用いることができるので、速度の向上につながります。データの長さはアキュムレータが8ビットですので、やはり1バイトの長さに限られます。モード例は図4-5 のようになります。

ニーモニック表示は,

"LDA #\$10"のように表 します. "#" はイミディエイ トを表す記号です.




#### ● インヘレント・アドレッシング(Inherent Addressing)

オペランドにアドレスの値やデータを持たないで、命令コード1バイトだけで形成されるモードです。オペランドを必要としないのは、CLRAとかCO

MBなどの命令を実行するのに必要な情報がオペコードの中に含まれているからです。

命令長は他の命令形式と比べてもっとも短く、実行スピードも速くなっています。モード例は図4-6 のようになります。



#### ●インデックスト・アドレッシング(Indexed Addressing)

この命令語形式は、6809の大きなセールスポイントになっているほどすばら しい機能を持っています。このモードを上手に使えるか使えないかでプログラ ムのできぐあいが大きく左右されます。

このインデックスト・アドレッシングは多くの種類があり、その構成も複雑で、そのすべてを本項で述べることは不可能です。本来ならプログラム例を示しながら解説するべきでしょうが、スペースの関係で、今回はできるだけ簡略にしました。

本書ではこのモードを大きく分けて6種類あります。6種類の形態については次節に譲るとしまして、ここでは新たに使うポストバイトという用語について解説します。一このモードで使用するオペコードは、巻末にあるインデックスト・モードのオペコード表を使います。さらに表4-1のポストバイトも使用します。

#### \*ポストバイトについて

今まで命令語の形式は図4-7 のいずれかの形式で表されていましたが、ここでは新しくポストバイトという新しい概念を使います。ポストバイトの形式は図4-8 のようになります。

このポストバイトの採用によって、命令の表現法が飛躍的に豊富になります

表4-1 インデクスト・アドレッシングモード用のデータ

		12・	インダイレク	٢		イ:	ンダイレクト		
タイプ	形式	アセンブ	ポストバイト	+		アセンブラ 形 式	ポストバイト・オペコード	+ ~	
		ラ形式	・オペコード		#				
コンスタント・オフセット	No Offset	, R	1RR00100	0	0	[, R]	1RR10100	3	0
	5 Bit Offset	n, R	0RRnnnnn	1	0	default	s to 8-bit		
	8 Bit Offset	n, R	1RR01000	1	1	[n, R]	1RR11000	4	1
	16 Bit Offset	n, R	1RR01001	4	2	[n, R]	1RR11001	7	2
アキュムレータ・	A-Register Offset	A, R	1RR00110	1	0	[A, R]	1RR10110	4	0
オフセット	B-Register Offset	B, R	1RR00101	1	0	[B, R]	1RR10101	4	0
	D-Register Offset	D, R	1RR01011	4	0	[D, R]	1RR11011	7	0
自動インクリメント	Increment By 1	,R+	1RR00000	2	0	使.	用不可		
デクリメント	Increment By 2	,R++	1RR00001	3	0	[,R++]	1RR10001	6	0
	Decrement By 1	,-R	1RR00010	2	0	使	用不可		
	DeCrement By 2	,R	1RR00011	3	0	[,R]	1RR10011	6	0
プログラム・カウンタ・	8 Bit Offset	n,PCR	1XX01100	1	1	[n,PCR]	1XX11100	4	1
リラティブ	16 Bitt Offset	n, PCR	1XX01101	5	2	[n, PCR]	1XX11101	8	2
エクステンデットの インダイレクト	_	_	_	-	-	[ n ]	10011111	5	. 2

R=X, Y, UあるいはS X=ドント・ケア  $RR : 00 = X \quad 01 = Y \quad 10 = U \quad 11 = S$ 

※+~と+#は付加するサイクル数とバイト数を表す

# 図4-7 命令話の形式 (オペコードが1 バイトの場合) オペコード オペコード オペランド オペコード オペランド上位 オペランド下位

₫4-8	ポストバイト・オペコードの形式例							
	オペコード	ポストバイト	1つが	8ビット構成				
	オペコード	ポストバイト	オペランド					
	オペコード	ポストバイト	オペランド上位	オペランド下位				

表4-2 ポストバイト

(a)		(b)				
レジスタ名	2進コード	ニーモニック	アドレッシングモードレジスタ		操作内容	
D	0 0 0 0					
Χ	0 0 0 1					
Υ	0 0 1 0		0 P	T~	#	
U	0 0 1 1		01		++	
S	0 1 0 0	TFR R1, R2	1F	7	2	R1→R2
PC	0 1 0 1	EXG R1, R2	1E	8	2	D1 . D0
Α	1 0 0 0		IE	8	2	R1 ↔R2
В	1 0 0 1					
CC	1 0 1 0					
DP	1 0 1 1					

が, 逆にそれだけ使いこなすようになるには大変です.

ポストバイトは、オペランドと異なり、命令の表現力を豊富にするための補助句です。"TFR A、DP"と書きますと、これは「AレジスタからDPレジスタへ」データを移送することを表しますが、この命令のマシン語を見てみますと、1F 8 B となっていますが、8 Bがポストバイト、1Fがオペコードとなります。

ポストバイトを使う場合は限定されています。TFR, EXG, PSH, PULの4つの命令とその他の命令でインデックスト・アドレッシングモードの場合だけになります。

TFR、EXG命令は1つのグループであり、そのポストバイトは表4-2(a) のようになります。この表を用いて "TFR A、DP" をマシン語に変換してみましょう。

TFR命令を命令表で見ると、**表4-2**(b)のようになっていますから、オペコードは1Fであることがわかります。次に**表4-2**(a)から、Aレジスタは1000、DPレジスタは1011がそれぞれの表現コードであることがわかります。

結局,マシン語は オペコード 転送元(上位4ビット) 転送先(下位4ビット)

1 F	1000	1011	
	<b>↓</b>	1	
	\$ 8	\$ B	

より"1F 8B"となります。

# ●リラティブ・アドレッシング(Relative Addressing)

このアドレッシングの充実が80系CPUと大きく異なる部分です。このモードは前に述べたブランチ命令に使われ、リロケータブルなプログラムの作成ができます。

命令の形式はポストバイトはなく、オペコードとオペランドだけで構成されています。アドレッシングで使用されるアドレスはメモリに1つずつつけられた絶対アドレスを使わないで、その命令から何番地離れているかという相対アドレス値を使います。 次のプログラム例を見てみましょう。

アドレス ニーモニック

\$100 LDA #\$10

\$102 STA \$2000

\$105 JMP \$100

このプログラムは\$100 から配置されていますが、もしこのプログラムを\$200 から配置したいとすると、次のように書き換える必要が生じます。

アドレス ニーモニック

\$200 LDA #\$10

\$202 STA \$2000

\$205 JMP \$200 ← 書き換えている

しかし、このような方法ではアドレスが変更されるたびにプログラムを書き 換えることになり、とても非能率といえます。相対アドレスを採用すればこの 面倒な点は解決されます。例を次に示します。

アドレス ニーモニック

\$100 LDA #\$10

\$102 STA \$2000 \$100 へ飛ぶ

\$105 BRA \$F9

このプログラムを\$200 から配置してみますと、次のようになります。

アドレス ニーモニック

\$200 LDA #\$10

\$202 LDA \$2000

\$205 BRA \$F9

プログラムは同じものです。注意することは、BRAの次のオペランドのオフセット値が絶対アドレスでないことです。このオフセット値は、BRAという命令から飛び先が何番地ずれているかを示す数値です。これを求める手順を次に示します(\$100番地から配置されている場合)。

\$105 + 2 + x = \$100 になる x を求めればよいのです (+2 するのは、 BRAが 2 バイト命令なので実行後のアドレスは +2 されているから)

$$x = \$100 - \$105 - \$2 = \$100 - \$107 = -\$07$$

-\$07 を 2 の補数で表現しますと、次のようになります(下位 2 バイトのみが計算に使われる)。

$$+ \$ 07 = 0000 \ 0111 - \$ 07 = 1111 \ 1001 \ \$F \ \$9$$

前の例はブランチ先が元に戻る方向(負の方向)の場合でした。では、ブランチ先が前進方向(正の方向)へ飛ぶ場合の例ではどうでしょうか。次の計算手順を見てみましょう。この例はBRAの飛び先が\$108番地になるような××を求めています。

\$1,00 LDA #\$10

\$102 | S T A \$2000

\$105 BRA ××

\$107 CLRA

\$108 LDA #\$20-

計算してみましょう.

105 + 2 + x = 108

x = \$108 - \$105 - \$2 = \$08 - \$07 = \$01

これでオフセットは01となりますので、前のリストは次のようになります。

\$108 へ飛びたい

\$100 LDA #\$10

\$102 STA \$2000

\$105 BRA \$01 ←オフセット値

\$107 CLRA

\$108 LDA #\$20

これまで説明してきた内容は、ショート・リラティブの例です。ショート・ タイプでは

負方向に-128 (\$80)

正方向に+127 (\$7F)

だけ飛ぶことができます. 飛び先番地の計算結果のチェックは簡単で、次のようになります.

- ・もし負方向へのオフセット値が00~\$7Fの間の数になったときは誤まり
- ・もし正方向へのオフセット値が\$80~\$FFの間の数になったときは誤まり 以上はショート・リラティブ・アドレッシングの例です。ほとんどのプログ ラムはショート・リラティブで処理できますが、64Kバイトの中を自由に相対 アドレスで飛び回りたいというときはオフセット値を-32768 から+32767 ま で拡張したロング・ブランチ・リラティブ・アドレッシングを利用します (L BRA, LBSRのようにLong の意味のLが頭についています)。

# 1・2 インデックス・モードの種類


これまで述べたアドレッシングはレジスタに対するものだったり、メモリについても固定されたアドレスに対してだけ動作するものでした。したがって複数桁のデータを操作する場合にはとても不便でした。このモードはその問題を一挙に解決します。形態は6種類あります。

# (1)オフセットなしインデックスト・アドレッシング

今までオペランドにアドレスの値を書き込んでオペコードに渡していましたが、この命令形態ではアドレスの値を前もってレジスタ(インデックス・レジスタXなど)に渡しておき、そのレジスタを参照することで実行します。

命令コード

定数またはアキュムレータ名 ポインタレジスタ名



この形式で、さっきの命令を書き直すと、"LDA 、X"と書くことができます。命令形態は図4-9 のようになります。実際に命令を書いてみましょう。

"LDA , X"をマシン語に直してみます。

巻末のオペコードの表中のソースコードLDAのところを、横へ左から右に見ていきます。アドレッシングモードのインデックスト・アドレッシングの項でOPはA6になっています。このA6がオペコードです。

次に#の部は2+になっていますが、この+がポストバイトがあることを示します. したがって表4-1 を参照して、ポストバイトを決めます. タイプはコンスタント・オフセットでゼロオフセット、非間接(ノン・インダイレクト)で、ポインタ・レジスタはXなのでポストバイトは次のように構成されます.

 $1 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0$ 

X指定

結局、命令は次のようになります。つまり "\$ A 6 、\$ 84" の 2 バイト構成になります。図4-9 (b) に実際のデータの流れを示します。

# (2)定数オフセット付きインデックスト・アドレッシング

(1) のオフセットなしインデックスト・アドレッシングのところの"0"というオフセットを、ある一定値にしたものがこのモードです。

オフセット値により,

5 ビット -16~+15

8 ビット -128 ~+127

16ビット  $-32768 \sim +32767$ 

という3クラスが指定できます。

注意する点はオフセットが「符号付き2進数」ということで、最上位ビットが符号(0なら正、1なに負)を表します。5ビットオフセットの場合を図4-10(a)に示します。

ではマシン語を表4-1 から構成してみましょう。表4-1 より、5 ビットオフセットの場合に、ポストバイトは"0 R R nnnnn "となります。この nnnnn はオフセット値を符号付き 2 進数で表したものなので 7 を 2 進数で表し"00111" とします。 R R は X つまり00ですから、ポストバイトは00000111となります。16進数読みでは\$07です。結局、マシン語は"\$A6 \$07"となります。この


# 図4-10 定数オフセット付きインデックスト・アドレッシング

LDA 7, Xの例



- ・RRの値は
  - IX=00 IY=01 US=10 SP=11 の値をそれぞれとる。本例では00となる。
- ・nnnnn の値はオフセット値で5ビットの補数表現で あるのでnnnnn =00111 となる.

(a) 5 ビット・オフセットの例



過程を図4-10(b) に示します。

8ビット・オフセットのときはオペコード,ポストバイト,オフセット値の3バイト構成です。16ビット・オフセットのときはオペコード,ポストバイト,オフセット値上位,オフセット値下位の4バイト構成になります。

8 ビット、16ビット・オフセットの構成はそれぞれ図4-10(c) 、図4-10(d) のようになります。

# (3)アキュームレータ・オフセット付きインデックスト・ アドレッシング

(2)のモードのオフセット値は定数でしたが、オフセット値をアキュムレータ の内容にしています。ポストバイトはアキュムレータにより異なります。


AccA オフセット 1 R R 00110

AccB オフセット 1 R R 00101

AccDオフセット 1 R R 01011

アキュムレータ・オフセットの場合、AccA、AccBを指定すると8ビットのオフセットと解釈し、Dを指定した場合は16ビットのオフセットとして解釈されます。

たとえば、"LDA A, X"では、AccA 使用時のマシン語は"\$A6, \$86" となります。このアドレッシングの処理の流れは**図4-11**のようになります。



# (4)自動増減型インデックスト・アドレッシング

このモードは基本的にはオフセットなしインデックスト・アドレッシングの 一種です。

たとえば "LDA , X" で考えてみます。この形式で、実行後または実行前にXの値が+1か-1してくれたら非常に便利になります。6809はこの増減を自動的に実行します。しかも+2, -2もします。ポストバイトにより、モー

ドは次の4種類があります。

①実行後+1 1 R R 00000

②実行後+2 1 R R 00001

③実行前-1 1 R R 00010

④実行前-2 1 R R 00011


ニーモニックにより記法とマシン語はそれぞれ、次のようになります。

①LDA, X+ \$A6. \$80

②LDA , X++ \$A6, \$81

 $\Im LDA$ , -X \$ A 6, \$82


このアドレッシングの実行例は図4-12のようになります.



# (5)PC相対アドレッシング

PC (プログラム・カウンタ) をポインタとし、2の補数表現の定数をオフセット値にして加算し、実効アドレスとするモードです。

この形式は、タイトルにあるようにリラティブ (相対) 値をとりますので、 位置独立なプログラムを書くときに効果を発揮します。実際にこの命令による



データの流れを見てみましょう.

#### LDA \$1234, PCR

この場合、命令の実行後のPCと目的アドレス\$1234との差(相対値)をオフセットとしたコードを展開します。このニーモニックをマシン語に変換してみましょう。

まず、現在のPCの値を\$1200とします。本命令は8ビット・オフセットの 場合3バイト命令ですから、この命令が実行された後でPCの値は\$1203になっていますので、次式からオフセットを求めます(実効アドレスはあくまで \$1234です)。 \$ 1200 + \$ 3 + x = \$ 1234

x = \$ 1234 - \$ 1203 = \$ 31

これにより、マシン語は次のような3バイト構成になります。

\$ A 6, \$ 8 C, \$ 31


2 バイトめの\$ 8 Cは、8 ビット・オフセットのP C相対アドレッシング・モード時のポストバイトです(表4-1 参照). 以上の処理の流れは図4-13のようになります.

本例はオフセットが8ビット値で表現できる範囲でしたが、16ビット値のオフセットの場合はどうなるでしょうか。


当然ポストバイトの違いによりこのオフセット値の区別をうけることになるため、図4-14のような命令構成になります。この命令をハンドアセンブルで書こうとすると、相対アドレスの計算が入ってきて大変です。特に16ビット・オフセットの場合はひじょうに面倒になってくるので、やはり本命令はアセンブラにまかせるのが最良でしょう。アセンブラで処理した例を図4-15に示します。この図4-15からマシン語は8ビット・オフセット時は3バイトに、16ビット・

# 図4-14 オフセット値によるポストバイトの違い

a) 8 ビット・オフセットの場合



b) 16ビット・オフセットの場合



#### 図4-15 PC相対アドレッシングにおけるマシン語 PAGE 001 (821201,011346) \*\* PCR モート"ノ サンフ°ル \*\* 00010 \$1200 ORG 00020 1200 8ビット・オ フセット時のマシン語 LDA \$1234,PCR 1200 A6 8C 31 00030 NOP 1203 12 00040 \$2000, PCR 8D ODF8 16ビット・オ I DA 1204 A6 00050 フセット時の NOP 1208 12 00060 マシン語 **END** 00070

オフセット時には4バイトに展開されているのがおわかりでしょう。またアドレスもそのバイト数分だけ更新されています。もしハンドアセンブルを行うならば、このようにオフセット値の相違による命令構成数の違いや、相対アドレス値の計算をすべてプログラムのほうで認識して設定する必要があります。

# (6)間接アドレッシング

ミニコンとマイコンのアセンブラを比べると、間接アドレッシングに関する命令の豊富さがミニコンのアセンブラの特徴です。逆に、マイコンのMPUは間接アドレッシングの充実よりも、小回りのきいた使いやすい命令の構成に力を注いでいます。しかし、6809は比較的間接アドレッシングが充実したMPUといえるでしょう。

間接アドレッシングについて解説します。一般のアドレッシングでは、オペランドの値をアドレス値としてアドレスの中身を参照しますが、間接アドレッシングで与えられるオペランドの値は、目的とするデータの入っているアドレス (実効アドレス) を示しています。

言い換えると、目的とするアドレスはメモリ中のあるアドレスXに格納し、そのアドレスXをMPUに知らせる形式です。この方式を使用することで、サブルーチンの飛び先をテーブルにして並べ、入力コマンドに相当する処理アドレス先へジャンプする等の場合に大変有効です。ニーモニックによる記法には次のような2つのケースがあります。

①エクステンデット・間接アドレッシング

LDA (\$1234)

#### 第4章目アドレッシング形式と割り込み

②インデクスト・間接アドレッシング

LDA (2, X)

いずれも〔〕で囲まれたときは間接アドレス (インダイレクト・アドレッシング) を示します。

それぞれエクステンデット・アドレッシング、インデクスト・アドレッシングのときの実効アドレスに従い計算し、その計算結果を目的データの格納されている実効アドレスとする間接指定となります。

# 2

# 割り込み動作

# IRQ, NMI, RESET, FIRQ SWI1, SWI2, SWI3

割り込み (インタラプト) とは、メインのプログラムが実行されているときに強制的に、別のプログラムの実行をさせる機能です。メインプログラムから見ると、別のプログラムから割り込まれた形になるので、割り込みという表現になるのでしょう。

マイクロコンピュータが制御に大幅に導入されてきているのは、この割り込み機能が充実しているからなのです。逆にいうと、割り込み機能のないコンピュータは使いものになりません。本項では割り込み動作についてわかりやすく説明します。

# 2・1 割り込み機能

68系の割り込み動作は、80系の割り込み動作とは異なります。80系は外部より割り込み命令をデータ・バスに載せるか、CPUの内部で直接ジャンプアドレスを生成する方式ですが、68系は間接アドレス方式をとっています。

この方式は割り込みが生じると、メモリのある番地に書いておいた2バイトのデータを、割り込み処理プログラムの先頭アドレスとみなして実行します。これらの処理手順のアドレスの一覧表をベクトル・アドレスといいます。割り込みの種類とベクトル・アドレスの関係は表4-3 のようになります。

# \*外部割り込みと内部割り込み

6809の割り込みを大きく分けると、ハードウェアによるもの、ソフトウェアによるものの2種類に分けられます。MPUの内外という見方から、ハードウェアによる場合を「外部割り込み」、ソフトウェアによるものを「内部割り込み」といいます。

外部割り込みには次の4種類があります。

表4-3 割り込みの種類と割り込みベクトル

優先順位	割り込みの種類	名 称	割り込みベクトル	
1	RESET 割り込み	Reset Interrupt Request	FFFE H	
	Neset Interrupt Nequest	FFFF L		
2	N M I 割り込み	Non Maskable IRQ	FFFC H	
2 14 141 1	10 10 1 10 10 10 10 10 10 10 10 10 10 10	14011 Maskable IIIQ	FFFD L	
3 S W I	S W I 割り込み	Software IRQ	FFFA H	
	O 11 1 By 7 207		FFFB L	
4 FIRQ 割り	FIRQ 割り込み	み Fast IRQ	FFF6 H	
	11119 1117/207		FFF7 L	
5 I R Q	I R Q 割り込み	IRQ	FFF8 H	
	1 1 6 11 750	IIIQ	FFF9 L	
6 SWI2	SWI2 割り込み	Software 2 IRQ	FFF4 H	
	01112 割り込め		FFF5 L	
7 S W	SWI3 割り込み	Software 3 IRQ	FFF2 H	
	01110 割り込み		FFF3 L	

- IRQ割り込み
  - NMI割り込み
  - · RESET割り込み
  - FIRQ割り込み

また内部割り込みには次の3種類があります。


- SWI割り込み
- ·SWI2割り込み
- ·SWI3割り込み

# 2・2 割り込みの種類

では、各種の割り込み動作を順に説明していきます。それぞれの割り込み動作の違いをしっかりと把握しましょう。

# ● I R Q割り込み

IRQによる割り込みは、MPUのIRQ端子が"L"になると、すぐに割り込み処理に入らないで、19クロック経過してからそれぞれの処理に入ります。そのためMPUが割り込み動作に入るまで $\overline{IRQ}$ 端子を"L"レベルにしておきます。ただ $\overline{IRQ}$ がいつまでも"L"になっていると、常に割り込みプログラムの先頭アドレスをフェッチすることを繰り返すので、割り込み処理ルーチンに入ればすぐに割り込み処理プログラムの方で $\overline{IRQ}$ を元の"H"に戻すよ




うにします.

#### ●NMI割り込み

NMIは割り込み要求が発生すると、MPUはどんな仕事の最中でも今やっている仕事を止めて割り込みプログラムを実行するように作られています(割り込み要求をマスクできない→ノン・マスカブルの意味がここから生じる)。

MPUがNMI割り込みを認識できるのは、 $\overline{\text{NMI}}$ 端子が立ち下がりエッジで "L"になるからです。一度、 $\overline{\text{NMI}}$ 割り込み処理を実行してしまうと $\overline{\text{NM}}$   $\overline{\text{I}}$  が一度 "H"になった後でないと、再び割り込み処理を実行することはできません。 $\overline{\text{24-16}}$ に割り込み処理の性質を示します。



IRQ割り込みとNMI割り込みの違いを理解しておきましょう。

#### ●RESET割り込み

りセット動作は割り込みの一種です。RESETが "L" レベルになるとFFFE、FFFFのそれぞれがアドレスに出力され,FFFE番地とFFFF番地に(一般にはROMを割り当てる)システムのリスタート・プログラムの先頭番地を割り当てておくことで,システムはリスタート動作を実行します。この動作は6800とは異なり,パワーオン時のみクロックQ,Eが安定するまでRESETを "L"にしておく必要があります。一度立ち上がってからのリセット動作は1クロック以上を "L" にするだけで大丈夫で,6800より大部高速になっています。図4-17に,本機におけるRESET割り込み動作の流れを示します。

この図でわかるように、SBC69は電源ON直後やRESETキーを押した後は必ず SECOM 番地から実行します。そのためモニタROMを配置しておけば、モニタROMの内容のプログラムを実行します。

# ●FIRQ割り込み

IRQ割り込みが19クロックもかかってから処理されるのは、全レジスタをスタックに退避しているためです。しかし、この退避はすべてのレジスタを退

避させる必要がないときは大きな時間の無駄となってしまいます。そこで、CCとPCだけを退避して割り込みプログラムへ飛ぶ高速IRQ割り込みが用意されています。

#### ●SWI割り込み


"Software Interrupt"の名称が示すように、命令で割り込み処理に入れる機能です。


MPUは、このSWI命令(マシン語で3F)に出会うと、全部のレジスタをセーブしてFFFA番地とFFFB番地の内容を先頭とする割り込みプログラムに飛びます。とくにモニタ動作における1ステップ動作時のレジスタ表示等のデバッグ機能に効果を発揮します。6809には、このほかにSWI2、SWI3の割り込み命令があります。

# 2・3 割り込みからの復帰

割り込み要求が発生すると、MPUはレジスタに格納されているデータの全部または一部をスタックにセーブしてから割り込み処理を実行しますが、割り込み処理が終わってもそのままメインプログラムには戻りません。

割り込み処理が終了したら、ブタックに保存(=セーブ)していた各レジスタの中身を元に戻してから、メインに戻る必要があります(図4-18). その処理を行うのがRTI命令になります.





レジスタを戻すときには、全部を戻すのか一部を戻すのかを知る目印が必要です。この目印すなわちフラグに相当するのがCCのEフラグです(図4-19)。 CCの7ビットめが"1"であれば、全レジスタが退避されていますので、 RTI命令のときに全レジスタを復帰させます。また"0"であれば、PCと CCだけを復帰させます。このRTIの処理は、MPU側が自動的に実行します。

# Chapter Five 回路設計

5

本章では、第2章までに学んだ基本事項をベースにして、具体的なワンボード・マイクロコンピュータの設計を行っていきます。

市販のパーソナルコンピュータを 購入した学習形態では絶対に経験で きない分野がこれから学習していく 部分です。自分で回路を組み、理解 していくわけですから、全体の大き な回路も、実は小さな基本回路の集 まりであるということが理解できる ことでしょう。

一度SBC69を製作した後は、自分なりに設計し直したり、アレンジしたり拡張して、さらに高機能のコンピュータへ発展させていくことも夢ではありません。

たくさんの事項が出てきますが、 あせらないで一つ一つじっくりと、 自分が設計するつもりで進んでいっ てください。

# 1

# 設計の基本方針

# 使用形態、支援ソフト、アドレスマップ

# 1·1 SBC69の基本仕様

まず、製作するコンピュータに名前をつけましょう。"シングルボード・コンピュータ6809"の頭文字をとって「SBC69」と名付けましょう。

さて、名前が決まったら、次にこのコンピュータが備える仕様を決めていきます。 製作するマイコンの主な仕様は次のようになります。

・MPU 68A09 8ビット 1メガヘルツクロック

·メモリ RAM領域 6264スタティックRAM使用 8Kバイト

ROM領域 2732×2 ①ブートストラップ用 4 Kバイト

②モニタプログラム記憶用 4 Kバイト・I/O

PIA (6821A) 16進キーボード・ドライブ用

ACIA (6850) ホストCPUからのデータ転送用

・**直列信号** 転送スピード 300 ボー~9600ボーまで選択

・動作状況チェック用モニタ機構 LEDにより指示表示

・データ出力表示 7セグメントLEDにより表示

# 1•2 設計思想

マイコンを製作するときのもっとも大事な決定事項はメモリマップ(メモリ配置)です。いったんメモリマップを決めてしまえば、ソフトの関係上あとから変更することは容易でありません。そこでSBC69の設計では、設計思想を次のように考えました。

① ホストMPU (今回は富士通FM-8, FM-7にした) のメモリ配置と同一にする。こうすることで、FM-7で走っていた I/O 用機器がすべて接続可能

になるし、開発においてもホストMPUのアセンブラがフルに活用できる

- ② アドレスはできるだけフルデコードして、イメージをなるべく作らない
- ③ ほかのMPUマシンもホストにできるように、できるだけ拡張用端子に特殊な信号線を引き出さない

以上の思想をベースにして設計を進めていきましたので、SBC69は「山椒は小粒でもピリッと辛い」小回りがきくマシンに仕上がりました。単独で使用する狭い範囲の自作ワンボード・マイコンではなく、ホストマシンのエミュレータ用にも使えるなど、幅広い応用に使うことができます。

# 1•3 使用形態

このワンボード・マイコンを使用するときの形態について考えてみましょう。 使用形態には一般的に次の2つの方法があります。

- ①16進キーで直接メモリ入力する
  - ②16進キーでホストコンピュータを使って 間接メモリ入力する

①は、今までのワンボード・マイコンでよく行われてきた16進キーから直接 メモリにマシン語で入力してから実行する形態です。

この形態は、マシン語を直接キーからメモリに打ち込むわけですが、実際やってみると1Kバイトのデータを入力するのでさえも、相当な負担です。私も昔、ワンボード・マイコンでプログラムを開発していた頃、4Kバイトを入力するのに大変苦労した苦い思い出が数多くあります。


この経験から、今回は①の使用形態を用いず、②の使用形態で行います.

図5-1はステッピングモータを回転させる実験を行う例です。この実験例を使って②の動作内容を説明することにしましょう

#### \*使用形態の動作

16進キーは、ホストマシンからのデータの転送開始の指令と、転送されてきたプログラムに実行する命令を与えるときにのみ使います。ユーザはホストマシン上においてソース・プログラム(アセンブリ言語で書かれたプログラム)を作り、オブジェクト・プログラム(マシン語で書かれたプログラム)に直します。そしてこのプログラムをSBC69に転送し、SBC69のメモリに格納してから16進キーでGO命令を与え、ステッピングモータが回転します。

②の動作形態の特徴を表5-1に示します。



ホストマシンは, 直列転送用ポートを備えていてMPUに6809を使用しているコンピュータならどれでも構いませんが, ここではFM-7, FM-8クラスのコンピュータを使用しました.

表5-1 使用形態の特徴

特 長	欠 点
・ホストマシンでアセンブラ等を使いなが	・直接マシンを動かし、プログラムを実行
らプログラムの開発が可能	させたという満足感が少ない
・ホストマシンをデバッガとして代用しデ	・ホストマシンの方に開発用のツールが充
バッグ作業ができる。	実していることが必要
・プログラムの開発が非常に短縮できる	・マシン語のみでワンボード・コンピュー
・ホストマシンの開発用資源がすべて使え	を操作するよりも広範囲の知識が要求さ
る	れる


# 1・4 SBC69のメモリマップ

SBC69のメモリ容量はどのくらいになるのでしょうか。SBC69の心臓であるMC6809は8 ビットですから、全メモリ空間は64 Kバイトになります。この限られたメモリ空間で、ROM、RAM、I/O 用LSI のメモリの配置を考えなければなりません。メモリマップ(配置図)を $\mathbf{25-2}$ に示します。

同図を見ればわかるように、メモリマップには空き領域があります。この領域はボード上のアドレスデコーダを変更すれば自由に使えます。ワンボード・マイコンとして使用するには、本機のメモリ容量でじゅうぶんです。

#### \* I/O 領域は主記憶エリアの中

80系のコンピュータを使用してきた人に奇妙に映るのが I/O 領域です。実



は、68系では80系のように主記憶エリアとは別の I/O 専用ポートを持っていません。入出力機器もメモリの一部として主記憶エリアの中に確保する方式を採用しています。I/O 領域は、MPUと入出力装置との間データのやりとりのために割り当てられているメモリです。

68系の方式はメモリを消費しますが、メモリに対する強力な種々の命令が I/O 領域でも使えますので、80系の I N、O U T 命令だけの入出力処理よりもはるかに高機能な入出力用プログラムを書くことができます。

# 1·5 I/O領域のアドレスマップ

コンピュータの入出力装置のことを一般に I/O (Input/Output) と呼びます。 I/O は人間とコンピュータのコミュニケーションにとって必要なものです。 たとえMPUがプログラムを実行しても、I/O がないとディスプレイに表示することも、プリンタに打ち出すこともできません。

メモリ64Kバイトの中にあるアドレス空間には、MPUと入出力装置とのデータのやりとりをする空間が設けられています。その空間が I/O 領域です。

I/O (入出力) 領域は**図5-3** (次ページ) のようになります。割り付けはFM-7, FM-8のコンピュータと同一になるようにしています。図中の\$ FD\$ FD\$ F\$ F\$

I/O 領域を占めている素子には3つの素子があります。PIA, ACIA, PTMの素子です。

これらの I/O 素子の働きを以下に簡単に説明します.

#### \* P I A (Peripheral Interface Adapter)


PIAの#1は、SBC69のシステム用ROMの中のモニタによって使用されます。 ユーザにはPIAの#2の方を開放していますので、PIAの#2にLE Dやモータ等を接続して制御します。

### \* A C I A (Asynchronous Communications Interface Adapter)

ACIAは、SBC69本体のデータを取り込む大事な機能を受け持ちます。 ホストコンピュータの直列信号出力ポートと連結して使用します。

# \* PTM (Programmable Timer Module )

SBC69では拡張 I/O ボードを後で準備しますが、PTMはそのときに使用し、タイマ割り込みに関する部分の機能を受け持ちます。





# SBC69の全体回路

# MPU,バッファ,リセットアドレスデコーダ、メモリ

#### \*SBC69の全回路

図5-4にSBC69ワンボード・コンピュータの全回路を示します。ここでは、この回路図をもとにして各部の動作を説明していきます。

# 2·1 MPU回路

#### \*水晶振動子は 4 M Hz

MPUは第2章で述べたようにMC 6809Eではなく、6809です。6809は内部に発振回路を持っているので、6809のXTAL端子とEXTAL端子に水晶振動子を接続するだけで発振します。6800と比べると、ずいぶん楽になりました。ただ内部で 1/4 に分周されるので、クロック周波数の 4 倍の振動子を接続しなければなりません。本機では、システムクロックを 1 MH $_z$ にしたため、4 MH $_z$ の水晶振動子を接続します。


#### \*MPUチップ


MPUチップの端子は、最短距離で結線しないと不安定な動作をします. 22 PFのコンデンサはセラミック・コンデンサでじゅうぶんです。また使わない端子は開放にしておかないで、すべてプルアップしておきます。

図5-5に発振周波数とCの関係を、図5-6に要求されるシステムクロックE、Qの波形を示します。

# 2・2 バッファ回路

本機はMPUと周辺のチップ間は直結しないで、間にすべてバッファを入れてから拡張しています。バッファは弱いデジタル信号の電流を増強するために使われます。バッファ回路をブロック図にして図5-7に示します。また、バス・






column

# プルアップ抵抗


TTL ICなどで出力側に多数のIC入力端子を接続したり、負荷を接続したりすると、出力レベルが+5 Vの値からどんどん減少していき、ついには"1"か"0"かの判定が困難になります。このようなとき外部から、その出力端子に電源を供給して出力をHレベルに強制的に上昇させます。この電源供給用に使用する抵抗をプルアップ抵抗といいます。

図は、プルアップ抵抗の使用例です。なお、この逆の働きもさせることができますが、この場合にはプルダウンするといいます。


#### (a) —般的例





#### (b) オープンコレクタICの場合




#### (c) スイッチの場合










#### 第5章 回路設計

バッファの全体回路は図5-8のようになります。

#### \*バス・バッファ

バスには、アドレスがやりとりされるアドレス・バス、データがやりとりされるデータ・バス、それに信号がやりとりされるコントロール・バスの3種類があります。このうちデータ・バスは IN、OUTの双方向性がありますが、アドレス・バスはアドレス値をMPUから周辺に向かうOUT信号だけの一方向バスです。



コントロール・バス上の信号はMPUにとってINになる信号とOUTになる信号の両方がありますが、本機では回路を簡単にするために、MPUにとってOUTになる側の信号だけをバッファリングすることにしました。


では、MPUとバッファ回路をどのように制御したらよいか、各々の場合について考えてみましょう。


#### ●アドレス・バス・バッファ回路


MPUのチップ端子にBA,BSという端子があることを思い出してください(2章P48)。BAが"1"のときはMPUが停止状態であり,BAが"0"のときはMPUが走行状態であることを示します。またアドレス値とBAの値は同時に立ち上がりますから,この信号によりバッファの切り換えができるわけです。

バッファ回路用として使用できる I Cは74L S 244です。**図5-9**に74L S 244の 信号伝送方向の切り換え状況を示します。また B A 信号によるドライブ回路は **図5-10**のようになります。

74LS244は1個の中に8素子が組み込まれているので、アドレス・バッファとしては2個必要です。74LS244の内部結線を**図5-11**に示します。









#### ●データ・バス・バッファ回路

アドレス・バスは信号がMPUから周辺素子へ流れる単一方向なので回路は 簡単でしたが、データ・バスの信号はMPUに入ってくる入力信号、MPUか ら出ていく出力信号の2つの方向を持っているので、その制御回路は少し複雑 になります。そのためデータ・バスの制御では、次の2つの事柄が重要な要素 になります。①いつバッファを開いて信号を流すか、②入力、出力の切り換え はどこで行うかの2つです。

①の条件を理解するために、図5-12、図5-13を見てください。この2つの図







#### 第5章□回路設計

は6809におけるデータのリード (入力) とライト (出力) のときのタイミング 図です.

このタイミング図からわかることは、すべての信号がクロックEとQのタイミングに同期して動き、E信号の"H"の範囲でアドレスが確定することですこの区間バッファを開くために、E信号を反転して74LS245のG端子に接続すれば、①の条件は満足します。

タイミング図の $R/\overline{W}$ を見てください。データをMPUが入力 (読み込み) するときは $R/\overline{W}$ 端子が "H"になり,MPUがデータを出力 (書き込み) するときは $R/\overline{W}$ が "L"になっています。したがって②の条件を満足するためには, $R/\overline{W}$ 端子を74LS245のDIR端子に接続すれば74LS245の信号の流れる方向を反転できます。ここの部分の説明を $\mathbf{Z}$ 5-14に示します。





また図5-15は74LS245の内部配置の様子です。

#### ●コントロール・バス・バッファ回路

コントロール・バスにはMPUから周辺素子に向かう信号と、周辺素子からMPUに向かう信号の2種類があります。本来なら、すべてコントロール・バスもバッファを通しますが、両方向用のバッファを用意すると基板のスペースあるいは回路的にみても複雑な配線になります。そこで今回は必要最小限の信号のみバッファを通すことに決め、ここではE, Q,  $R/\overline{W}$ , BA, BS をバッファすることだけにとどめました。

## 2・3 リセット回路

マイクロプロセッサではリセットも一種の割り込みになっています。この信号がONになると、必ずMPUはメモリ上のある特定番地に飛ぶように作られています。したがって、システムを初期化して立ち上げるルーチンをこの番地に書いておけば、リセットが働くとシステムは必ず初期状態に戻り、再起動します。

このように、リセット回路はシステムを確実に立ち上げ、また暴走状態になったときには確実に安定な初期状態を取り戻す大切な役目を持っています。本機では図5-16に示すようなCの充放電による方式にしました。


#### \* Cの充放電方式とは

スイッチを押すことで $\overline{RESET}$ は "L" になり、スイッチを離すことでC

#### 第5章□回路設計

が徐々に+5 V側に充電されていき、やがて+4 V以上では定常状態に入っていきます。リセットの場合"H"レベルは 4 V以上と規定されているので、実際は全体回路図で示しているように1 K  $\Omega$  でプルアップしておくのが確実です。

図5-16のDiはCの放電を早めるために必要な端子です。Diがなければ、一度電源を切った場合再び電源を入れ直すまでの時間が必要です。



## 2・4 アドレスデコーダ回路


アドレスデコーダ回路は、MPUに接続する1つ1つの入出力 (I/O) LS I やメモリ等の素子に番地 (アドレス) を与えて、MPUがそれらの素子をアドレスで呼べるようにします。とても大事な部分ですから、アドレスの割り付けが1番地でもずれてしまえば絶対に動作しません。入出力素子もすべてメモリの一部とみる68系MPUではとくに重要な回路です。このへんの関係を図5-17に示します。


#### (1) アドレスデコードと素子選択の関係

では、アドレスを与えることによってMPUはどのように素子を選ぶのでしょうか。

I/O 素子には必ずチップ・セレクタという端子があります。**図5-18**の PIAの 場合には CSo, CSi, CSoというように 3 種類があります。端子 CSoは 1 に, CSiも 1 に, CSoとは 0 にそれぞれ接続すると, PIAが MPUに選んでもらえる条件が 1 つできます。

このように、選択素子のチップ・セレクトCS端子の条件にあった値(CS





素子名	IC名	割り付けアドレス
RAM	6 2 6 4	0000 ~ 1FFF
ROM I	2 7 3 2	F000 ~ F7FF
ROM I	2 7 3 2	FE00 ~ FFFF
PIA	6 8 2 1	FDF8 ~ FDFB
ACIA	6 8 5 0	FDE0 ~ FDE1

表5-2 素子と割り付け アドレス値の関係

は1、 $\overline{CS}$ は0)を与えれば、素子が選択されます。

#### (2) 素子と割り付けアドレス

表5-2に,実際の素子と割り付けられるアドレスを示します。この表にある範囲のアドレスが指定されたときに素子が選択されるように回路を工夫します。 図5-19 (1) (2) (3)にアドレス値によるデコーダ回路の基本図を示します。

ACIAのときに $A_s$ の線はどこにも接続されていないため、 $A_s$ は"1"でも"0"でもよいことになります。したがってACIAを選択できるアドレスはFDE0、FDE1番地だけでなくFDE8、FDE9でも構いません。


このように、アドレス・デコードの手抜きのために生じる規定外のアドレスをイメージ・アドレスといいます。今回はFDE8、FDE9がイメージ・アドレスです。

#### (3) デコード回路の全体構成


具体的なデコード回路は前項で示しましたが、みなさんの中にはなぜこんな複雑な回路にしたのかと疑問を持つ人がいると思います。すべてFM-7、FM-8の汎用コンピュータと同じアドレス割り付けにしたためにこのようになりました。組み込みワンボード・マイコンのようにアドレス・デコード域を自由に設定するときは74139等を使って能率的で部品類が少ない回路構成ができます。

#### 図5-19 素子とデコーダ回路

#### 1. RAM



#### 2. ROM I (モニタROM)



#### 図5-19のつづき 3. ROMII(ブートストラップ用ROM) ドレスット値 A<sub>15</sub> A<sub>14</sub> A<sub>13</sub> A<sub>12</sub> A<sub>11</sub> A<sub>10</sub> A<sub>9</sub> A<sub>8</sub> Аз A2 A1 A7 A6 A5 1 0 0 0 0 10 FE00 1 1 1 1 FFFF 1 1 1 1 1 1 1 1 1 1 変化する部分 2732-2 A<sub>0</sub> 1 0 CE 1 NAHD 4. PIA(システム用) A<sub>3</sub> A<sub>2</sub> $A_1$ A7 A<sub>6</sub> A<sub>5</sub> A<sub>15</sub> A<sub>14</sub> A<sub>13</sub> A<sub>12</sub> A<sub>11</sub> A<sub>10</sub> A<sub>9</sub> A<sub>8</sub> 0 0 1 1 FDF8 1 1 1 0 0 0 0 1 FDF9 1 0 0 0 **FDFA** 0 **FDFB** 0 PIA RS<sub>0</sub> RS<sub>1</sub> CSo CS<sub>1</sub> NAND NAND CS<sub>2</sub>

#### 図5-19のつづき 5. ACIA アドレスット値 A<sub>15</sub> A<sub>14</sub> A<sub>13</sub> A<sub>12</sub> A<sub>11</sub> A<sub>10</sub> A<sub>9</sub> A<sub>8</sub> A7 A6 A5 A4 A<sub>3</sub> A<sub>2</sub> A<sub>1</sub> 0 0 FDE0 0 0 0 FDF1 0 1 1 1 接 ACIA RS CS<sub>0</sub> CS<sub>1</sub> 1 NAND NAND A3を接続しないためA3は1,0のどちらでもACIAは選択されることになる .....イメージアドレスの発生

## 2.5 メモリ回路

本機に使用されているメモリ素子はRAMとROMに分けられます。2つのメモリ回路は次のような構成になっています。

#### ● R A M6264

6264はスタティックRAMです。64Kビットの記憶容量と、8Kバイトの記 憶エリアがあります。ダイナミックRAMのようなリフレッシュ操作はありま

せんので、非常に使いやすい素子です。またリセットをかけてもデータは保存されるので大変便利です。図5-20に6264のピン接続を示します。

#### \*RAM6264のアクセス法

6264のアクセス回路は図5-21のようになります。6264のチップを選択し、データの入出力動作をさせる端子は $\overline{CS}$ と $\overline{WR}$ 、 $\overline{OE}$ の3つです( $\overline{Q5-22}$ )。

#### \*アクセスタイムとタイミング


スタティック R A M のようなメ モリが, データのやりとりをする

ときに大切なことはアクセスタイムです。

図5-20 RAM6264のピン配置 NC -- 1 28 7--- Vcc A12 - 7 2 27 WE A7 - 3 26 ☐ ← CS<sub>2</sub> A6 -- 4 25 A8 A5 - 5 24 A9 6264 A4 **→** □ 6 23 - A11 A<sub>3</sub> → □ 7 22 - OF 21 - A10 A2 - 8 A1 → □ 9 20 - CS1 A0 - 110 19 -- 1/08 1/01 - 11 18 - 1/07 1/02 - 12 17 --- 1/06 16 - I/O<sub>5</sub> GND - 14 15 -- 1/04

図5-12, 図5-13に示したリード, ライトのタイミングでは, I/O と同じようにメモリもデータの読み書きをします。6809は80系と異なりクロックに同期した同期バス方式ですから, MPUがメモリとやりとりするときのタイミングは決まっています。

リードのとき、Eの立ち下がりでマシンサイクルが始まり、t<sub>AD</sub>+t<sub>ACC</sub>時間のあとでデータが確定し、MPUはデータを読み込みます。ですから、t<sub>ACC</sub>(アクセスタイム)は重要です。t<sub>ACC</sub>が大きいと、データが準備されなくてもMPUは読み込みを始め、間違ったデータでもリードしてしまいます。アクセスタイムはじゅうぶんに気を付けましょう(図5-23)。




CS	ŌĒ	WE	モード	
Н	×	×	非選択	
L	L	Н	選択・リード	本機採用モード
L	Н	L	選択・ライト	)(×はH, Lどちらでもよいことを示す
L	L	L	選択・ライト	

#### ● R O M2732

電源が切れた状態でもデータを保存するためには必ずROM (Read Only Memory)が必要になります。今回,使用した素子は2732と呼ばれる32Kビット (4 Kバイト) のEPROM (紫外線でデータを消去できるROM) です。本機ではこのROMを2個使用しています。

1個はシステムの立ち上げ用のブート用,もう1個はシステムを駆動するモニタプログラムの記憶用です。2つのROMはアドレス割り付けの値が異なり




ますが、アクセス法は同じですの で、両方一緒に説明します。

#### \*CE, OEの役割

ROM2732のピン接続図は**図5-24**のようになります。チップの選択をする端子は $\overline{CE}$ ,  $\overline{OE}$ です。

ROMは1個の素子が2つの動作モードを行います.1つはMP UがROMのデータを読むようにする「リード動作モード」,もう1つはROMの中にデータを書き込み記憶させる「ライト動作モード」




です。この動作の切り換えをする端子が $\overline{CE}$ 、 $\overline{OE}$ です。その動作を表5-3に示します。

本書 "SBC69の製作"では、ROMへのデータの書き込みを行いません(2巻の「ROMの焼き方」で詳しく述べる)。 とりあえずリード動作モードだけでよいので、 $\overline{\text{CE}}$ 、 $\overline{\text{OE}}/\textit{Vpp}$  の両端子を"L"にして動作させます。 図5-25はROM2732をアクセスする回路です。

ピン名	CE	OE/ Vpp
読み込みリード	L	L
書き込み	Т	+25 V

表5-3 2732のCE, OEの機能

※書き込みモードはSBC69本体上のROMでは使用しない



## Chapter Six I/Oデバイス設計



SBC69はI/OデバイスにPIAを1個, ACIAを1個使用しています。PIAは 16進キーボードの接続用、ACIAはホ ストコンピュータとのデータ通信用 のために使います。

I/Oデバイスはわたしたち人間にとってコンピュータと会話をするためにもっとも重要な部分です。この部分が使いやすくなければコンピュータの機能をじゅうぶんに引き出すことはできません。

ここではI/Oデバイスを,回路にどのように組み込んだらよいかということについて解説します.

# 1

## SBC69のI/Oデバイス回路


## PIAとACIAの接続方法

SBC69は、I/O デバイスにPIAを1個、ACIAを1個使用しています。PIAは16進キーボードの接続用、ACIAはホストコンピュータとのデータ通信用のために使用します。ここではI/O デバイスを、回路にどのように組み込んだらよいかということについて解説します。

## 1·1 PIAの接続

PIAはモトローラ系 8 ビットMPUファミリの代表的LSIです。機能は優れていますが、しかし使い方はそれだけ難しいといえます。PIAにはMC6821を使います(図6-1)。

本機ではPIAの割り込み機能を活用して、キーボードとMPUとの間のデ



ータのやりとりをすべて割り込みで処理しています.

PIAの特徴は、割り込みに対する対応力が高いことです。PIAのペリフェラル・インターフェース・レジスタに入ってくる信号により容易に割り込みを発生させ、MPUに割り込み信号が発生したことを知らせます。

#### \*PIAの接続回路

MPUと16進キーボードの接続関係を図6-2 のように設定しました。図のように、機能を設定してPIAを動作させるためには各ピンをどのように接続すればよいでしょうか。

PIAはAポート側とBポート側の2ポートがありますので、この2つをうまく使い分けるのがPIAを使用するときのコツです。各ピンの接続を**図6-3**に示します。

同図において $RS_0$ ,  $RS_1$  という端子に、Pドレスの $A_0$  と $A_1$  がそれぞれ接続されていますが、これはP I A内部のレジスタの選択用に用います。R  $S_0$ ,  $RS_1$  の値と内部レジスタの選択は**表6-1** のようになります。

ここで気づくことは、ペリフェラル・インターフェース・レジスタとデータ 方向レジスタが同じ値のRS。、RS1 により選択されていることです。これは ミスプリントではなく、モトローラの I C の特徴です。できるだけ少ないアドレス値で、多くのレジスタが選択できるようになっています。詳しくは「7章 のPIAのプログラミング」で説明します。


回路において $RS_0$ ,  $RS_1$ にPドレス $A_0$ ,  $A_1$ を接続すると, **表6-2**の関係によりPドレスを指定すれば、希望するレジスタが選択されます。

#### \*割り込みについて

PIAには前に述べたように、16進キーボードと発光7セグメントLEDが

RS <sub>1</sub>	RS₀	選択されるレジスタ
0	0	ペリフェラル・インターフェース・レジスタ A
0	0	データ方向レジスタ A
0	1	コントロール・レジスタA
1	0	ペリフェラル・インターフェース・レジスタB
1	0	データ方向レジスタ B
1	1	コントロール・レジスタB

表6-1 RS<sub>0</sub>, RS<sub>1</sub>による 内部レジスタの選択






表6-2 アドレスとレジスタの選択

PH 13 ( L 1 ) 77 116	1	2進数による番地表現				現	RS <sub>1</sub>	RS <sub>1</sub> RS <sub>0</sub>	選択レジスタ名		
割り付け番地	A <sub>7</sub>	A <sub>6</sub>	A <sub>5</sub>	A <sub>4</sub>	A <sub>3</sub>	A <sub>2</sub>	Aı	Ao	(A <sub>1</sub> )	(A <sub>0</sub> )	送扒レンベノ石
\$FDFC	1	1	1	1	1	1	0	0	0	0	ペリフェラル・インターフェース・レジスタ A
\$FDFC	1	- 1	1	1	1	1	0	0	0	0	データ方向レジスタ A
\$FDFD	1	1	1	1	1	1	0	1	0	1	コントロール・レジスタA
\$FDFE	1	1	1	1	1	1	1	0	1	0	ペリフェラル・インターフェース・レジスタ E
\$FDFE	1	1	1	1	1	1	1	0	1	0	データ方向レジスタ B
\$FDFF	1	1	1	1	1	1	1	1	1	1	コントロール・レジスタ B

※番地はFDFC~FDFFまで、上位バイトの\$FDは共通のため、下位の\$FC~\$FFに対しての表現

接続されています。そのうちキーボードを押したときのデータはAポートを通してMPUに伝送され、一方では**ストローブ信号**になってPIAの $CA_1$ に伝わります。この信号の立ち上がりエッジで、PIAの $\overline{IRQA}$ が "L" になって信号が $\overline{FIRQ}$ に伝わり、その結果MPUに割り込みを発生させます。

このためPIAの $\overline{IRQA}$ ,  $\overline{IRQB}$ はMPUの $\overline{IRQ}$ へ接続しています( $\overline{IRQB}$ はBポートから割り込みを発生させたい場合も想定してA, B側を並列に接続している).

## 1·2 ACIAの接続

ACIAにはMC6850を使います(**図6-4**).80系の8251に相当し,直列信号の伝送に使用するLSIです.

本機SBC69では、プログラムの開発は別のホストマシンを用いて実行することは5章で説明しましたが、ホストマシンで作成したオブジェクト・プログラム (マシン語に変換されたプログラム)をSBC69に伝送するときは、このLSIを通して直列データの非同期通信方式で行います。

市販の製品 (コンピュータ以外の) でも、たくさん使用されている汎用性の高いLSIです。80系の8251とは違って、使い方はすっきりしています。

#### \*ACIA接続回路

図6-5 に、SBC69における6850とホストマシンとの配置関係を示します。ホストマシンのRS232Cポートから直列伝送ケーブル (実質は2本のみ) により、SBC69の直列信号受信用コネクタ (DB25使用) を通して、6850のデータ受信用端子RXDにデータを導きます。

column コ・ラ・ム

## ストローブ信号

システムAからシステムBに信号を転送するときを考えてみましょう。


たとえば、システムAのほうでデータを準備してシステムBに信号を出力したとします。しかし、システムB側のほうではいつデータがくるのかを知る手がかりがないので、データがくるまで待ち続けなければなりません。これではシステムBはほかの仕事が何もできなくなってしまいます。

しかし、もしシステム A 側がデータを出力するときにシステム B 側のほうに "データを送ったよ" という合図を、データとは別の信号として送ってやればどうでしょうか。そうすればシステム B 側ではこの合図を待っていればよいだけになるのではありませんか。合図がないときにはシステム B は別の仕事をしていればよいわけです (システム B はこの合図を割り込みとして受け取る)。

このようにデータを出力したという合図の信号をストローブ信号(strobe)といいます。セントロニクスタイプのプリンタボートにおけるストローブ信号とほかの信号とのやりとりを下図に示します。


この図の場合の信号のやりとりは次のようになります。


- ① BUSY が "L" になるのを待つ ("H" のとき印字中である)
- ②8ビットのデータを出力ボートにセットする。
- ③ STROBE を "L" にして 1 Mμ 後に "H" に戻す
- ④次の文字を印字するときは①に戻る




#### 第6章□1/0デバイス設計

ここまでの信号は直列信号ですが、6850を用いて並列信号に変換してメモリ内に格納していきます。このような機能を実行できる回路は図6-6 のようになります。







#### \*レジスタの選択

RSはRegister Select の略ですが、その名称のとおり6850の内部レジスタを選択するときに使用する端子です。6850は表6-3 のように、内部レジスタが2つあります。

ステータス・レジスタとコントロール・レジスタ、受信データ・レジスタと 送信データ・レジスタは同一アドレスに割り当てられています。それぞれのレ ジスタを区別する役目をするのがR/W端子です。

ステータス・レジスタとコントロール・レジスタは、リードのときがステータスで、ライトのときがコントロールと分けると、1つのアドレスで2つのレ

R/W	RS	RS= 0	RS= 1
1	(リード)	ステータス・レジスタ	受信データ・レジスタ
0	(ライト)	コントロール・レジスタ	送信データ・レジスタ

表6-3 6850の内部レジスタ

#### 第6章□ 1/0デバイス設計

ジスタを選別できます。受信データ・レジスタと送信データ・レジスタの場合も同じです。

またRS端子にはアドレス線のA。が接続されています。そこで割り付けアドレスをFDE0, FDE1とすると、次の関係により。FDE0のときはRS=0, FDE1のときはRS=1になります。 :……:

A<sub>15</sub>A<sub>14</sub>A<sub>13</sub>A<sub>12</sub> A<sub>11</sub>A<sub>10</sub>A<sub>9</sub> A<sub>8</sub> A<sub>7</sub> A<sub>6</sub> A<sub>5</sub> A<sub>4</sub> A<sub>3</sub> A<sub>2</sub> A<sub>1</sub> A<sub>6</sub>: RSに接続している

FDE0番地 1111 1101 1110 0000 ...... RS=0

FDE1番地 1111 1101 1110 0001 ······ RS=1 ELLの関係を表6-4 にまとめます このとうにRS端子とR/W端子を用い

以上の関係を表6-4 にまとめます。このようにRS端子とR $/\overline{W}$ 端子を用いることで、6850の内部レジスタは選択されます。

	割り付ける		
	FDE0番地	FDE1番地	
RS端子 R/W端子	RS = 0	RS = 1	動作モード
R/W= 1	ステータス・レジスタ	受信データ・レジスタ	リード
R/W=0	コントロール・レジスタ	送信データ・レジスタ	ライト

表6-4 6850内部レジスタの選択



## 入出力機器

## データの入力方法と出力表示

コンピュータではMPUが頭脳に相当する働きを示しますが、頭だけでは人間は生きていけません。やはり手や足があってはじめて、人間として行動できます。同じようにコンピュータにおいても、MPUだけでは満足な仕事ができません。人間の手足の代わりである入出力用の機器があってこそ有効な動作ができるわけです。

ここではデータの入力,出力の方法から、それぞれの入出力の機器にまで詳 しく解説していきます。

## 2・1 データの入力方法

コンピュータを作るときにまっ先に考えなければならないことは、何を使って、どのように、どんなタイミングで、データを入力するかということです。 SBC69では、2つの入力方法をとりました。

- ①16進キーボードから入力する
- ②直列信号用ポートから入力する

では、この2つの方法から説明していきます。

## 16進キーボードからの入力

一番オーソドックスなタイプがこの方式でしょう。回路的に簡単な方式では、 昔のミニコンのように、スイッチを16個並べて2進値で入力する方法もありま すが、現在では非実用的です。「やはり一番わかりやすい手法は、この16進キー ボードから入力する方法です。

今回使用した16進キーボードは、中古のキーボードを改造して使いました。 **写真6-1** は使用するキーボードの外観です。

#### 第6章□ 1/0デバイス設計

なお. このキーボードは、"初歩のディ 写直6-1 16進キーボード ジタル回路シリーズ"の4巻『Z-80宝田 マイコン製作『で製作したキーボードの 仕様とあまり変わらないように工夫して います。そのため、第 Z-80ワンボ ード・コンピュータを作られた方はちょ っと改造をすることで、本機に合うキー ボードに転用することができます。

#### \*キー構成

キーはデータを入力するデータ用キー



と、コンピュータを制御するコントロール用のキーの2種類が必要です。

データ用キーは16進数で入力するのですから、0,1,2,3,4,5,6,7,8,9,A,B, C.D.E.F の16個のキーとします。 コントロール用キーは多い方がよいのです が、「初歩のディジタル回路シリーズ | 4巻で作ったキーボードと同じ仕様にす るために、キーの数は4個にします、4巻ではADRS、STORE、GO、 INCの4個です。コントロール用キーは限定したわけですが、シリアルポー トからの入力用としてLOAD用キーも必要です。しかし、この仕様だとキーが 1つ多くなってしまいますから、データやアドレス入力のルーチンを工夫する ことにして、4巻のキーボードからINCキーを省きました。したがってコン トロール用キーはADRS, STORE, GO, LOADの4個になりました。

#### \*キーボード入力回路のブロック図

キーボードのブロック図は図6-7 のようになります。キーを1個押すたびに エンコーダ用ICが、どのキーが押されたかを判断して特定のコードに変換し ます。そして出力端子に出力すると同時にDA端子 (Data Available) が"H" になります. この信号の立ち上がりをストローブ信号としてPIAがキーイン の判定に使用します。この部分のタイミングは図6-8 のようになります。

では、どんなデータがエンコーダ出力から出てくるのでしょうか。エンコー ダ出力値の内容を表6-5 に示します。見てわかるとおり、出力値は2進数の値 となって出力されています。なお、表にあるキーポジョンとは図6-9で示すキ ーの位置を指します

本回路では、ストローブ信号の処理はDA端子を直接接続しただけの簡単な

ものです。68系の6821の使いやすいところといえましょう。ただ6821の割り込み検知が立ち上がり、立ち下がりのエッジ・レベル検出なのでこのような簡単な回路ですみますが、80系の8255等になるとレベル検知のためDA信号を、幅






表6-5 エンコーダ出力値

キーポジ	I.	ノコ	ータ	出ナ	)値	+-
ション	Ε	D	С	В	Α	表示值
0	0	0	0	0	0	0
1	0	0	0	0	1	1
2	0	0	0	1	0	2
3	0	0	0	1	1	3
4	0	0	1	0	0	4
5	0	0	1	0	1	5
6	0	0	1	1	0	6
7	0	0	1	1	1	7
8	0	1	0	0	0	8
9	0	1	0	0	1	9
10	0	1	0	1	0	Α
11	0	1	0	1	1	В
12	0	1	1	0	0	С
13	0	1	1	0	1	D
14	0	1	1	1	0	E
15	0	1	1	1	1	F
16	1	0	0	0	0	ADRS
17	1	0	0	0	1	STORE
18	1	0	0	1	0	GO
19	1		0	1	1	LOAD





の狭いパルスに変換する回路が必要です.


## RS232Cポートからの入力

では、もう1つのデータ入力手法である RS232 C ポートからの入力方法について説明します。

コンピュータのデータの型には、次のような2種類があります。

- ① 並列信号データ
  - ② 直列信号データ

前述のキーボードによるデータは並列信号データであり、カセットからのデータは直列信号データです。(図6-10).



並列信号データは瞬間に読めますが、伝送線路の経費がかかります。一方、 直列信号データは伝送線路は最少の費用ですみますが、読み取るのに時間がか かります。2つのデータの形式はお互いに一長一短のデータ形式です。


一般にコンピュータシステムの内部バスの部分は並列信号データを使い,コンピュータのシステム外の部分は直列信号データを使います.


本機はボード内では並列信号データで処理し、ホストコンピュータとの通信 回線では直列信号データを用います。


#### \* 直列信号のフォーマット

直列信号はどのような形態をしているのでしょうか。一般的な直列信号フォーマットを図6-11に示します。

この直列信号は帯のように連なっていて、どこがデータの始まりで、どこが 終わりなのかわかりません。そこでデータの1バイトごとにスタートビット、 ストップビットというものを付加して、データの構成をはっきりさせます。こ れを非同期式通信方式といい、よく一般的に使われる方式です。本機もこの方 式を採用します(図6-12)。







#### \*伝送方式はどうなるのか

信号を実際伝送するには各種の方式があります(図6-13). 本機では(a) の単一方向伝送方式を用いました. つまり, ホストマシンからSBC69への一方通行方式です.

SBC69からホストマシンへの通信は、ユーザのみなさん方が自由にプログラムを書いて実行してみてください。

## Sフォーマット・ファイル

ホストマシンからSBC69へデータを伝送する波形とその方式についてはすでに説明しましたので、ここではホストマシン側からどのようにして伝送し、SBC69側でどのように受信するかについて説明します。

ホストマシン側でソース・プログラム(アセンブリ言語で書いたプログラム)を作り、アセンブルして作成したオブジェクト・プログラム(マシン語プログラム)をSBC69側に伝送するにはさまざまな方式がありますが、あまりに独自の方式で行うと狭い範囲でしか使えない融通性のないマシンになってしまいます。むしろ一般性のある方式を採用したほうがよいでしょう。本機ではモトローラ社が発表しているSフォーマット方式を採用しています。

Sフォーマットは、モトローラ社がM6800を発表したときに、提供した「M

#### 第6章□ 1/0デバイス設計

IKBUG というモニタプログラムで使用した方式です。

この方式は最初は紙テープにデータをパンチしたり、紙テープをロードしたりするときに用いられ、その後も68系のシステムでは直列伝送でデータを送るときの標準方式の1つとして使われてきました。

本機でもこの方式を採用しているので、Sフォーマットでデータ伝送できるコンピュータならどれでも、ホストコンピュータになることができます。

#### \*レコード・フォーマット

では、図6-14にSフォーマットのレコード・フォーマットを見ましょう。本機では、最初の例のレコードタイプS 0 の様式を使わず、S1 とS9 の 2 つのタイプを使用しました。

受ける方では入力されるコードの様子を見ていて、S1というコードがきた ら次のデータをバイト数として受け取ります。さらに、次の4バイトをデータ 群のアドレスの最初のポインタとして受け取り、後は次からの1バイトずつの データをバイト数ぶん受け取って、同時に先ほどのアドレス域に格納していき ます。そしてS9のフォーマットになったらレコードは終わりであると判定し、

		ヘッダ・				EOF	
		レコー	ドコード	レコード	コード	レコード	J
1	1. スタートオブレコード	53	S	53	S	53	S
	2. レコードタイプ	30	0	31	1	39	9
	3. バイト数 4.	31 32	12	31 36	16	30	03
	5.	31	1	31	1	30	0
		30	0	31	1	30	0
	6. 開始アドレス7.	30	0	30	0	30	0
1	8.	30	0	30	0	30	0
フレー	9.	34 38	48 "H"	39 38	98	46 43	FC
データ・レコード		34 34	44 "D"	33 32	32		
	7-9.03-1	35 32	52 "R"				
V	n. チェックサム	39 45	9E	41 38	A8		

処理を終了します.

実際に受け取ったデータ例は図6-15のようになります。

なお、本機ではチェックサム(1フレーム内におけるデータを1バイトずつ 単純に加算していき1フレームごとに結果の1の補数をとったもの)の処理を していません。


本機におけるボートレイトは安全をじゅうぶん見込んで1200ボーとしています (FM-7側は2400ボーが限界).


#### \*信号レベルの変換

直列信号を取り扱うときに、1つやっかいな問題があります。それは信号の 電圧レベルの統一です。

直列伝送 (以後シリアル伝送という) のもっとも基本的な規格であるRS 232 Cでは、TTLレベルにおける論理 1 は-3 V $\sim$ -15Vの間までの振幅が許されています。本機では+12V $\sim$ -12Vの両電圧レベルを採用しました。

このためホストコンピュータから伝送される信号からは、 $+12V \sim -12V$ の両電圧レベルが送られてきます。しかしこのまま伝送されてきた信号を受信すると、ACIA6850はTTLレベルのLSIなので、信号 $-12V \sim +12V$ の電圧レベルの信号を受信すると、6850が破壊されてしまいます。ゆえに、**図6-16** 






のような電圧レベル変換機能を、「SBC69とホストマシンの間に設置する必要があります。


#### \*電圧レベル変換用 | C

このようなTTL電圧レベルと RS232C電圧レベルとの間に使用するのが、電圧レベル変換用 I Cです。

代表的なものにSN75188, SN75189 Aのペアがあります。ほかにはMC1488, MC1489なども同じ内容です。

75188 はTTL電圧レベルをRS232Cレベルに変換し、75189 は $\pm$ 12VのRS232Cレベルを $0\sim5$  VのTTLレベルに変換します。2つのICのピン接続は図6-17のようになります。図6-18は、本回路にこのICを使用したときの





#### 接続例です。

この 2 つの I C は価格が安く、『どこでも購入できる一般的な製品ですのでお勧めします。しかし S B C 6 9の回路をよく見てみると、使用しているものは M A X 232 という見慣れない I C です。

なぜ、SBC69では前述の75188、75189の両 ICを使用しなかったのでしょうか。この理由は電源を簡素化するために、<math>+5V01つの電源でSBC69を動作させたかったからです。


75188,75189 は安価で確かに便利なのですが、±12Vの電源が必要になってきて、取り扱いや処理が非常に面倒になってきます。その点、本機で使用したMAX232 を使えば簡単にコンパクトな装置を作ることができます。ただし発表してからまだ期間がたっていないので、現在では若干値段が高いのが欠点といえましょう。


図6-19にMAX232 の各種データを示します。このICは現在の軽薄短小化の要請に合っているため、今後もかなり多く使われるものと思います。

#### 図6-19 MAX232の特性

#### (1)ピンの配置

#### (2)ピンの接続





#### (3)種類

PART	TEMP.RANGE	PACKAGE
MAX232CPE	0°C to +70°C	16 Pin Plastic DIP
MAX232CWE	0°C to + 70°C	16 Pin Small Outline
MAX232C/D	0°C to +70°C	Dice
MAX232EPE	-40°C to +85°C	16 Pin Plastic DIP
MAX232EWE	-40°C to +85°C	16 Pin Small Outline
MAX232EJE	-40°C to +85°C	16 Pin CERDIP
MAX232MUE	-55℃to+125℃	16 Pin CERDIP

#### (4)絶対最大定格

R1out, R2out

Vcc			····· 6V
V+			·····12V
٧			·····12V
◎入力電圧			
T1IN T2IN			
		-0.3-(	Vcc-0.3V)
R1IN G2IN			
			$\cdots \cdots \pm 30V$
◎出力電圧			
T1out, T2out			
	( -	+0.3V)~	(V-0.3V)

$-0.3 \sim (Vcc+0.3V)$
◎短絡時間
V <sup>+</sup> ······30秒
V30秒
Т1оит、Т2оит連続
◎消費電力
CERDIP500mW
70℃以上9.5mW/℃の減定格
Plastic DIP ······375mW
70℃以上7mW/℃の減定格
Small Outline (SO) ······375mW
70℃以上7mW/℃の減定格

## 2・2 データの出力表示

コンピュータがデータを受け取って(プログラムもデータである)処理が終 了したら、その結果をどのようにして人間に知らせたらよいでしょうか。

一番簡単な方法は、LEDを8個並べて(データの場合8ビットでよいが、 アドレスも表示するとさらに16個必要)、2進数の値で表示する方法です(図 6-20(a))。もう1つの方法は、0からFまでの数値を発光表示できる7セグメ ント発光LEDを使って、16進数で表示する方法です(図6-20(b))。

16進数表示の方が私たちにとって理解しやすいことは説明するまでもないで しょう. 本機では16進数表示の方法を採用しています.


#### \* 7 セグメントLEDによるデータ表示

7セグメントLEDによる表示法は電卓のディスプレイなどでおなじみなように、現在もっともポピュラーな表示手段の1つです。一般的なLEDの発光表示とセグメント点灯の位置関係は表6-6 のようになります。

つまり7セグメントによるデータ表示は、7個(少数点も入れると8個)ある発光ダイオードをどんな位置関係で点灯するかということなのです。1個ずつのLED(これをセグメントという)は図6-21のような接続で点灯します。このような単体のLEDを適当に組み合わせることにより、種々のパターンが表示できます。PIAとの接続は図6-22のようになります。


#### \* 7 セグメントLEDの種類

注意することは、7セグメントLEDには2つの種類があり、この選択を誤ると発光しないことです。これはカソード側を共通にまとめるか、アノード側を共通にまとめるかによって、点灯するための電圧の極性が逆になるためです。



0	1	2	3
4	5	6	7
8	9	Α	b(B)
		$\mathbf{B}_{\circ}$	<b>5</b> .
С	d(D)	E	F

表6-6 表示とセグメント による点灯の位置 関係







図6-23中の(a) のタイプをアノードコモン, (b) のタイプをカソードコモンと呼びます. 本機ではアノードコモンの素子を用いました.


#### \*使用する 7 セグメントLEDについて

最近のLEDは高輝度になり、電流消費も少なくなってきています。本機で使用する素子もそのタイプで、非常に明るくくっきりと数字が明示されます。 SBC69では、シャープ製のGL7D201とGL7E201の製品を使用することにしました。

前者は赤色発光の高輝度タイプ,後者は黄緑色発光の高輝度タイプです。各種素子特性の一覧表は巻末に掲載してあります。

SBC69では7セグメントLEDを図6-24のように配置しました。データ表示とアドレス表示は色を別にしておくと識別に困りません。7セグメントLE





Dは写真6-2 のようになります.

#### \*表示方式をどうするか


7セグメント素子自体に2つの種類があったように、LEDのデータ表示方式にも次の2種類があります。

- ①スタティック表示方式
- ②ダイナミック表示方式
- ①, ②の表示方式の概略は図6-25のようになります.

①のスタティック表示方式は、 1つ1つの発光素子に専用の表示 パターン用データを送り込む形式 です。この方式は、データ用の線 が7本×6=42本も必要になるの


写真6-2 7セグメントLED





で大変です。また素子1個ごとに別々のデータを送り込むために表示データ転送用回路が6個必要となり、このような簡単な表示器には不向きです。しかし、この方式は、たとえコンピュータが止まっていても、表示数値はスタティック (静的) に安定して光っています。この状態を指してスタティックという名称になりました。

SBC69ではダイナミック表示方式にしています。 7セグメントLED表示 回路と表示タイミングは図6-26のようになります。




②のダイナミック表示方式は、表示数値は1個の表示器に安定して静止して表示されているのではなく、20m秒くらいの短い時間のみ表示され、すぐに次の点灯表示に移っていく方式です。ダイナミック(躍動的)に表示が変化している様子から、ダイナミック表示方式といわれています。

人間の目は残像作用を持っているため、表示はどんどん移動しながら表示されているのですが、私たちにはあたかも静止して数値が表示されているように 見えるわけです。ただ、輝度はスタティック方式と比較すると相当に低下しま す.しかし、経済性と回路の 簡略化が簡単ということから、 ほとんどの機器はこの方式を 採用しています。

#### \*桁と表示データの分類


図6-26の回路を見ると、P I A6821のBポートから、桁 用データと表示用データの両 方が出力されているのがわか りますね. この 2 つのデータ をどうやって分離したらよい のか考えてみましょう.

74LS373 はラッチと呼ばれる機能ICで、入力したデータを内部に保持するICです。データ保持のタイミングはLE端子が"H"から"L"になった瞬間です。



この手順をフローチャート (流れ図) に示すと、図6-27のようになります. 具体的に信号の流れを時間的に追って見ていくと、図6-28のようになります. (b) の期間に、もしPB。が1の状態ですと、表示データをラッチするときに一瞬点灯する可能性がありますが、非常に短い時間ですから、人間の目には見えません。そして、(c) の段階で正規の桁データが与えられ正しく点灯し続けることになります。

なお、桁データはLEDがアノードコモンを使用しているので、"H"レベルを与えると点灯します (H論理).



# Chapter Seven

入出力機器のプログラミング



モニタプログラムの作成(第2巻) において使用される入出力用機器に はPIAとACIAという LSI があります。 本章ではこの2つの LSI を中心に解 説していきます。

入出力 LSI は機械を制御するときに直接に制御対象とデータのやりとりをする大事な主役です。MPUが頭脳とすれば、入出力用 LSI は人間の手足といえるでしょう。しかし、構造的にはMPUよりもわかりにくくなっています。MPUは論理的に追いかけていくことで理解できるのですが、入出力用 LSI は感覚的な面が多く、想像力や推理力が必要とされます

第2巻で登場してくるモニタプログラムのソースリストの理解においては両LSIに対する知識がじゅうぶんに必要となります。とくにPIAは68系ファミリの中心的LSIです。PIAを完全に理解できればほかのファミリLSIの理解は容易です。たくさんの表が出てきて大変ですが、もう少しの辛抱です。実際にマシンが動いてくれればそれまでの疲れは吹き飛ぶことでしょう。

# 1

# PIAのプログラミング

# コントロール・レジスタデータ方向レジスタ

PIAはMPUと入出力機器との間をインターフェースします。本機ではPIAに68系ファミリのLSIであるMC6821Aを使用します。

機能的には柔軟性がある入出力専用のLSIです。原則として並列データを取り扱います。PIAの機能はプログラムで設定されます。したがってPIAをドライブするプログラムを理解しておかないと動作させることはできません。

PIAの全機能はシステムをイニシャライズするときに決定されます。イニシャライズとは、MPUからPIAの内部レジスタであるコントロール・レジスタに初期設定用データを書き込むことをいいます。

## 1·2 PIAの特徴

まず、PIAの特徴から説明しましょう。PIAには次のような特徴があります。

- ・入出力機器にインターフェースできる2組の8ビット双方向性のペリフェラル・インターフェース・レジスタを持つ
- ・プログラム可能な2本のコントロール・レジスタを持つ
- ・プログラム可能な2本のデータ方向レジスタを持つ
- ・単独で使用できる割り込みラインが4本ある
- ・入出力機器制御のためのハンドシェイク機能がある
- ・A, BポートともにTTLは2個, LSTTLは8個をドライブできる
- 割り込みはPIA側でマスクできる
- ・入出力の方向はデータ・バスの各ビットごとに設定できる
- ・割り込みは入力パルスのエッジにより発生する (80系の8255はLレベルによるレベル検出タイプ)

#### 第7章□入出力機器のプログラミング

- ・ 4 本の独立したフラグ制御入力線が用意されている
- ・入力ポートに設定したときにプルアップ抵抗が内蔵されている
- ・出力データはラッチされ、保持される

## 1·2 PIAの端子

PIAのピン配置は6章の図6-1でも示しましたが、再度図7-1に示します。 またPIAの内部構成は図7-2のようになります。


#### ①双方向データ・バス (D<sub>0</sub>~D<sub>7</sub>)


MPUとPIA間でデータのやりとりをするときに使用します。双方向性で直接MPUに接続することができます。

#### ②ペリフェラル・データ・バス Aポート (PA<sub>0</sub>~PA<sub>7</sub>)

PIAと入出力制御機器とがデータのやりとりをするときに使用します. 各 ビットごとに自由に入力用,出力用に設定ができます.

PAn  $(n \ d \ 0 \sim 7)$  の各端子は常に入力ポートに接続されていますので、出力端子に設定したときも入力ポートからPAn端子のデータを読み取ることができるので非常に便利です。しかし、PAn端子に大きな負荷を接続したときは論理レベルが正しくなり、出力値と異なった値を読み込みますので注意しなければなりません。なお、ペリフェラル・インターフェース・レジスタと






はアウトプット・レジスタとペリフェラル・インターフェース・バスを総称した名前です。A ポート側の特徴は出力端子に(入力のときも)約6 K  $\Omega$  のプルアップ抵抗 が内蔵されている点です(図7-3)。


#### 3ペリフェラル・データ・バス Bポート ( $PB_0 \sim PB_7$ )

Aポート側と同様に、PIAと入出力制御機器間でデータのやりとりをするときに使用します。 Bポート側の構造は $\mathbf{Z}$ 7-4のようになります。

Aポート側と異なる点はプルアップ抵抗がなく、出力端子がスリーステートになっていることです。そのためBポートを入力に設定したときはハイインピーダンス状態になります。

図7-4の等価回路からわかるように、出力レジスタからのデータはすぐに入力 用バッファのほうへ戻っています。したがって出力端子PBnの状態に関係な く(PBnがショートしたとしても)、出力されたデータの再読み込みができます。





#### (4) $\mathcal{F}$ $\mathcal{I}$ $\mathcal$

入力端子です。MPUのアドレス・バスと組み合わせてPIAを選択するのに使用します。 $CS_0$ 、 $CS_1$ には"1"を、 $CS_2$ には"0"を与えることで論理レベルが満足します。PIAを選択するときは必ず正しい論理レベル値を与

RS <sub>1</sub>	RS <sub>o</sub>	選択されるレジス	. Э
0	0	ベリフェラル・インターフェース・レジ	スタA (PIRA)
0	0	データ方向レジスタ A	(BDRA)
0	1	コントロール・レジスタA	(CRA)
1	0	ペリフェラル・インターフェース・レジ	スタB (PIRB)
1	0	データ方向レジスタ B	(DDRB)
1	1	コントロール・レジスタ B	(CRB)

表7-1 RS<sub>0</sub>, RS<sub>1</sub>による 内部レジスタの選択

える必要があります.

#### ⑤レジスタ・セレクト (RS<sub>0</sub>, RS<sub>1</sub>)

PIAの内部の 6 個のレジスタを選択するときに使用します。選択の様子は 5 章表5-2で示しましたが、ここではもう一度表7-1に元します。一般にRS。に アドレス線の  $A_0$ を、RS<sub>1</sub>に  $A_1$ を接続します。

#### ⑥インタラプト・リクエスト (IRQA, IRQE)

出力端子です。MPUの割り込み要求端子IRQやFIRQに接続され、割り込み動作を行います。割り込み要求がPIAの回路で生じると"L"レベルになり、MPUに割り込みを要求します。

この2つの割り込み端子はオープンドレインで引き出され、デワイアードORですから、多数のPIAと並列に接続できます。

割り込み要求がPIAに接続されている機器から発生しても。 $\overline{IRQA}$ ,  $\overline{I}RQB$ が必ずしも "L" にならなくてもよい場合には $\overline{IRQA}$ ,  $\overline{IRQB}$ が "L" になることはできません.

#### $\widehat{I}$ ペリフェラル・コントロール・バス ( $CA_1$ , $CA_2$ , $CB_1$ , $CB_2$ )

4つの端子はそれぞれ異なった機能を持っています。これらの端子の使い方は複雑であり、PIAを理解しにくくしている一因といえるでしょう。

#### • CA1, CB1

この2つの端子は入力機器からの割り込みに対応して、マコントロール・レジスタのインタラプト・フラグをセットするための割り込み入力端子です。割り込みのアクティブ・エッジをプログラムにより、立ち上がり、立ち下がりのどちらかに設定できます。

#### • C A 2

この端子は割り込み入力として、または1ビットの出力端子としての両方に プログラムで設定できます。

#### • C B 2

 $CA_2$ と同様に割り込み入力として、または1ビットの出力端子としてプログラムで設定できます。ただ $CB_2$ はドライブ能力が強化されていて、トランジスタのベースを直接ドライブする能力(1.5Vで2.5m A)を持っています。なお、この4つの端子の詳しい使い方はあとで説明します。

#### (8)イネーブル端子(E)

PIAの内部タイミング用信号を入力する端子です。PIAの動作はこのパルスに同期して実行されます。MPU6809のシステムクロックEに接続します。

#### ⑨リード・ライト端子(R/W)

MPUとPIA間におけるデータ転送方向の制御信号を入力します。この端子が "L" レベルのときにはMPUからPIAの方向に、"H" レベルのときにはPIAからMPUの方向にそれぞれデータが転送されます。

#### ①リセット端子(RESET)

PIAのリセットを行います。この端子は最低  $1 \mu sec$  の期間 "L"にすることでリセットが実行されます。そのとき、すべての内部レジスタは 0 になり、次のような状態となります。

- 1)ペリフェラル・インターフェース・レジスタはすべて入力として設定される
- 2)  $CA_1$ ,  $CA_2$ ,  $CB_1$ ,  $CB_2$ は立ち下がりエッジでアクティブに設定される
- 3)全部の割り込みはマスクされるゆえに割り込みフラグのビットがセットされても  $\overline{IRQA}$ ,  $\overline{IRQB}$ は "L" にならない。

# 1・3 コントロール・レジスタ

PIAのプログラミングではコントロール・レジスタの働きを完全に理解しておかないと先に進めません。このレジスタを理解できるかどうかがPIAのプログラミング克服の決め手です。

コントロール・レジスタCRA、CRBはPIAのステータスを表す部分と、コントロール用データの部分に分かれます(表7-2)。CRAとCRBは基本的には同じですが、ハンドシェイクモードのときには両者は違った働きをします。

表7-2 =	コント	ロール・	レジスタのビッ	ト割り付けと機能
--------	-----	------	---------	----------

CRA	ビット 位 置 7		6	5	4	3	2	1	0	
	区	分	ステータ ス	ステー タ ス	コントロール	コント ロール	コントロール	コントロール	コントロール	コント ロール
	機能名 割込みフラグ IRQA1		割込みフラグ IRQA2	CA <sub>2</sub> 制御			DDRA 選択	CA <sub>1</sub> 朱	间御	

	ビット 位 置		7	6	5	4	3	2	1	0
CRB	区	分	ステー タ ス	ステー タ ス	コントロール	コント ロール	コント ロール	コントロール	コントロール	コント ロール
	機能名		割込みフラグ IRQB1	割込みフラグ IRQB2		CB <sub>2</sub> 制御		DDRB 選択	CB <sub>1</sub> f	制御

※ステータス・ビットはリード・オンリーでライトはできない。

つまりこのモードのときにはAポートは入力モードに、Bポートは出力モードとして働きます。

コントロール・レジスタの各ビットごとの機能は**表7-? 表7-4**のようになります.

#### ●CA<sub>1</sub>, CB<sub>1</sub>の機能設定

では、ビット0とビット1が行う $CA_1$ 、 $CB_1$ の制御について説明します。 $CA_1$ 、 $CB_1$ は割り込み要求入力パルスのエッジが立ち上がりか,立ち下がりなのかを決めるビットです。

割り込み入力パルスのエッジの方向を決定するものは、Aポート用ではCRA0 (コントロール・レジスタのビット 0) とCRA1 (同じくコントロール・レジスタのビット 1)、Bポート用ではCRB0 とCRB1です。また割り込みフラグのセット機能もあります (表7-5)。

CRA7(CRB7)の割り込みフラグはCRA0,CRA1によりセットできますが、CRA7はステータス・ビットなので書き込みはできません。このためCRA7は一度セットされてしまうと、コントロール・レジスタに対して直接0の書き込み等による方法ではクリアすることはできないことになります。このフラグはMPUがPIAのペリフェラル・インターフェース・レジスタを読み込むときにクリアされます。そこで、このフラグをクリアするためだけに、ペリフェラル・インターフェース・レジスタをリードすることがあります。これは「空読み」といって、PIA独特のテクニックです。ただし、この場合C

表7-3 コントロール・レジスタA(CRA)

	CRA	ビッ	1	0	1
0	CA <sub>1</sub> 制御	CRAO (CA <sub>i</sub> 割込み) マスクビッ		ペリフェラル・コントロール ルライン CA <sub>1</sub> による割込 み信号によりCRA7(IRQA <sub>1</sub> ) はセットされるが、IRQA はマスクされ出力されな い("High"のまま)。	ベリフェラル・コントロール ルライン CA <sub>1</sub> による割込 み信号によりCRA7(IRQA <sub>1</sub> がセットされるとIRQA出 力が"Low"になる。
1		CRA,(CA,アク ブエッジビッ		CRA7(IRQA <sub>i</sub> )をCA <sub>i</sub> 入力の 立ち下がりでセット.	CRA7(IRQA <sub>i</sub> )をCA <sub>i</sub> 入力の 立ち上がりでセット。
2	DDRA	CRA2		データディレクション・ レジスタ A を指定。	ペリフェラル・インターフェースレジスタ A を指定
3		CRA3 (CA2割込み 出力マスク ビット)	CA2 力指定のと	ペリフェラル・コシトロールライン $CA_2$ による割込み信号により $CRA6(IRQA_2)$ はセットされるが、 $IRQA$ はマスクされ出力されない("High"のまま).	ベリフェラル・コントロールライン CA₂ による割込み信号によりCRA6(IRQA₂がセットされるとIRQA出力が"Low"になる。
		CRA4(CA2ア クティブエッ ジビット)	とき	CRA6(IRQA <sub>2</sub> )をCA <sub>2</sub> 入力の 立ち下がりでセット.	CRA6(IRQA₂)をCA₂入力の 立ち上がりでセット。
4	CA <sub>2</sub> 制御	CRA3 ハンドシェ イクモード 指定ビット	CAz出力指定のと	CRA4=0のとき ペリフェラル・コントロー ルライン CA2 出力は MPU がペリフェラル・インター フェース・レジスタ A を読 出したとき E パルスの立 ち下がりで"Low"となる。 ペリフェラル・コントロー ルライン CA₁ 信号のアク ティブエッジで "High"と なる。	CRA4=0のとき ペリフェラル・コントロー ルラインCA2出力はMPU がペリフェラル・インターフェース・レジスタ A を読出 したときのEパルスのご ち上がりで"Low"となる 読出し動作後、《次のEパルスの立ち下がりで "High"となる。
		CRA4	*	CRA3 をハンドシェィク モード指定ビットとして 有効にする.	CRA 3 の値をそのままCA に出力する。
5		CRA5(CA2入) プログラム( ト)		ペリフェラル·コントロー ルライン CA <sub>2</sub> を 入力に指 定。	ペリフェラル・コントロー ルライン CA <sub>2</sub> を出力に指 定、
6	IRQA <sub>2</sub>	CRA6 (IRQA2)		CA <sub>2</sub> からの割込み要求な し、または CA <sub>2</sub> が出力に 指定されている。 (リセット状態)	ペリフェラル・コントロールライン CA <sub>2</sub> からの割込み要求あり。
7	IRQA <sub>1</sub>	CRA7 (IRQA <sub>1</sub> )		CA <sub>1</sub> からの割込み要求なし。	ペリフェラル・コントロー ルライン CA <sub>1</sub> からの割込 み要求あり。

表7-4 コントロール・レジスタB(CRB)

	CRB	ビッ	1	0	1
0	CB <sub>1</sub> 制御	CRB0 (CB <sub>i</sub> 割込みb マスクビッ		ベリフェラル・コントロールライン CB <sub>1</sub> による割込み信号によりCRB7(IRQB <sub>1</sub> )はセットされるがIRQBはマスクされ出力されない("High"のまま)。	ベリフェラル・コントロールライン CB, による割込み信号によりCRB7(IRQB,)がセットされIRQB出力が"Low"になる。
1		CRB1(CB <sub>1</sub> ア:		CRB7(IRQB <sub>i</sub> )をCB <sub>i</sub> 入力の 立ち下がりでセット。	CRB7(IRQB <sub>1</sub> )をCB <sub>1</sub> 入力の 立ち上がりでセット。
2	DDRB -	CRB2		データディレクション・レ ジスタ B を指定。	ペリフェラル・インターフェ ースレジスタ B を指定。
3		CRB3 (CB2割込み 出力マスク ビット	CB入力指定の	ベリフェラル・コントロールライン CB₂ による割込み信号によりCRB6(IRQB₂)はセットされるがIRQBははマスクされ出力されない("High"のまま)。	ベリフェラル・コントロールライン CB,による割込み信号によりCRB6(IRQB2)がセットされIRQB出力が"Low"になる。
		CRB4 (CB₂アク ティブ エッジ ビット)	とき	CRB6(IRQB₂)をCB₂入力の ち下がりでセット.	CRB6(IRQB₁)をCB₂入力の 立ち上がりでセット.
4	CB <sub>2</sub> 制御 4	CRB3 (ハンドシェ イクモード 指定ビット)	CB2出力指定のと	CRB4=0のとき ペリフェラル・コントロー ルライン $CB_2$ は $MPU$ が ペ リフェラル・インターフェー ス・レジスタ $B$ に $T$ -タを 書込んだ後、最初の $E$ パルスの立ち上がりで"Low"。 ペリフェラル・コントロー ルライン $CB_1$ 信号のアクティブエッジで $CRB$ 7 ( $IR$ $QB_1$ がセットされたとき "High"となる。	CRB4=0のとき ベリフェラル・コントロー ラインCB₂はMPUがベリフェラル・インターフェース ・レジスタBにデータを書込 んだ後、最初のEパルスの立ち上がりで"Low"。 書込みEパルス後の2番 目のEパルスの立ち上が りで"High"となる。
		> CRB4	*	CRB3をハンドシェイクモード指定ビットとして有効にする。	CRB3の値をそのままCB₂ に出力する.
5		CRB5 (CB₂入出力 <sup>*</sup> グラムビッ		ペリフェラル・コントロー ルライン CB₂を入力に指 定。	ペリフェラル·コントロー ルライン CB₂ を出力に指 定.
6	IRQB₂ -	CRB6 (IRQB <sub>2</sub> )		CB₂からの割込み要求なし、また CB₂が出力に指定されている。 (リセット状態)	ペリフェラル・コントロー ルライン CB₂ から割込み 要求あり。
7	IRQB <sub>1</sub>	CRB7 (IRQB <sub>1</sub> )		CB <sub>1</sub> からの 割込み要求な し.	ペリフェラル・コントロー ルライン CB <sub>1</sub> からの割込 み要求あり。

表7-5 割り込み入力 CA<sub>1</sub>とCB<sub>1</sub>の機能

CRA1 (CRB1)	CRA0 (CRB0)	割込み要求入力 CA <sub>I</sub> (CB <sub>I</sub> )	割込みフラグ CRA7(CRB7)	割込み要求入力 IRQA(IRQB)
0	0	アクティブ	CA <sub>I</sub> (CB <sub>I</sub> )の立ち 下がりでセット	マスク, IRQは"High"のまま
0	1	アクティブ	CA <sub>I</sub> (CB <sub>I</sub> )の立ち 下がりでセット	インタラプト・フラグ・ビット CRA7(CRB7)が"1"になったとき"Low"
1	0	<u></u>	CA <sub>i</sub> (CB <sub>i</sub> )の立ち 上がりでセット	マスク,IRQは"High"のまま
1	1	アクティブ	CA <sub>I</sub> (CB <sub>I</sub> )の立ち 上がりでセット	インタラプト・フラグ・ビット CRA7(CRB7)が"1"になったとき"Low"

- \*1. \_ 「信号の立ち上がりを示す("Low" → "High")
  - 2. √ 信号の立ち下がりを示す("High" → "Low")
  - 3. インタラプト・フラグビットCRA7は、MPUがペリフェラル・インターフェース・レジスタ A の . 読み出し動作によってクリアされる. 同様にCRB7はペリフェラル・インターフェース・レジスタBの読み出しでクリアされる.
  - 4. CRA0(CRB0)が、"0" のとき割り込みが生じてもIRQA(IRQA)は出力されない。次にCRA0(CRB0)が "1" になるとその立ち上がりでIRQA(IRQB)が出力される。

#### 表7-6 割り込み入力 CA<sub>2</sub> と CB<sub>2</sub> の機能 (CRA5, CRB5=0)

CRA5 (CRB5)	CRA4 (CRB4)	CRA3 (CRB3)	割込み要求入力 CA <sub>2</sub> (CB <sub>2</sub> )	割込みフラグ CRA6(CRB6)	割込み要求出力 IRQA(IRQB)
0	0	0	アクティブ	CA₂(CB₂)の立ち 下がりでセット	マスク, IRQは"High"のまま
0	0	1	アクティブ	CA₂(CB₂)の立ち 下がりでセット	インタラプト・フラグ・ビット CRA6(CRB6) が"1"になったとき"Low"
0	1	0	アクティブ	CA₂(CB₂)の立ち 上がりでセット	マスク, IRQは"High"のまま
0	1	1	<b>」</b> アクティブ	CA₂(CB₂)の立ち 上がりでセット	インタラプト・フラグ・ビット CRA6(CRB6)が"1"になったとき"Low"

- \*1. \_√ 信号の立ち上がりを示す("Low" → "High")
  - 2. ~ 信号の立ち下がりを示す("High" → "Low")
  - インタラプト・フラグビットCRAGは、ペリフェラル・インターフェース・レジスタAの読み出し動作によってクリアされる。同様にCRBGはペリフェラル・インターフェース・レジスタBの読み出しでクリアされる。
  - CRA3(CRB3)が、"0"のとき割り込みが生じてもIRQA(IRQB)は出力されない。次にCRA-3(CRB-3)が "1" になるとその立ち上がりでIRQA(IRQB)が出力される。

RA7だけでなく、CRA6のフラグもクリアされますので注意しましょう(もちろんBポートのときは同時にCRB7、CRB6も).

#### ●CA<sub>2</sub>, CB<sub>2</sub>の機能設定

PIAのプログラミングでもっとも理解しにくいのがCA2、CB2の制御で

表7-7 CA<sub>2</sub>, CB<sub>2</sub>の制御出力としての機能

				C	A <sub>2</sub>
モード	CRA5	CRA4	CRA3	クリア	セット
ハンドシェイク	1	0	0	MPUがペリフェラル・イン ターフェース・レジスタ A を 読出したときの E パルスの 立ち下がりで"Low"となる。	CA <sub>I</sub> 信号のトリガエッジで "High"となる。
パルス出力	1	0	1	MPUがペリフェラル・イン ターフェース・レジスタ A を 読出したときの E パルスの 立ち下がりで"Low"となる。	MPUの読出しの動作終了後次のEパルスの立ち下がりで"High"となる。
CRA3	1	1	0	"L	ow"
コピー	1	1	1	"Hi	igh"


		0004	0000	CI	B <sub>2</sub>
モード	CRB5	CRB4	CRB3	クリア	セット
ハ ン ド シェイク	1	0	0	MPUのペリフェラル・イン ターフェース・レジスタBの 書込み動作後,最初のEパ ルスの立ち上がりで"Low" となる。	$A \sim 9$ ラプト・フラグ・ビットCRB 7 がCB <sub>1</sub> のトリガエッジでセットされたとき "High"となる.
パ ル ス 出 力	1	0	1	MPUのペリフェラル・イン ターフェース・レジスタ B の 書込み動作後、最初の E パ ルスの立ち上がりで "Low" となる。	書込みEパルス後の2番目のEパルスの立ち上がりで "High"となる。
CRB3	1	1	0		ow"
コピー	1	1	1	"Hi	gh"

- す。 $CA_2$ ,  $CB_2$ はともに入力あるいは出力として動作します。また動作モードも3種類あり、それぞれに設定できます。
  - ①ハンドシェイクモード
  - ②パルス出力モード
  - ③CRA3 (CRB3) コピーモード

表7-7はモード別による $CA_2$ ,  $CB_2$ の機能設定のためのビット設定値の一覧表です。

# 1・4 データ方向レジスタ

データ方向レジスタ (Data Direction Register = DDR) は、ペリフェラル・インターフェース・レジスタと周辺機器との間のデータのやりとりの方向を決定します。周辺機器とハード的に直接接続されているのはペリフェラル・インターフェース・レジスタ (PIR) であり、データ方向レジスタではありません。



DDRとPIRとの関係はDDR側が行動条件を示し、PIR側がその行動 条件に従い動作する形態になっています。DDRのあるビット位置の値が"0" のときはPIRの同じビット位置にある端子は入力として、"1"のときは出力 として動作します。図7-5にこの関係を示します。

このようにPIRと周辺との間のデータのやりとりの方向を決定するのがDRの役割です。

## 1·5 PIRの役割

前項で述べましたが、このレジスタの先端は $PA_0 \sim PA_7$ または $PB_0 \sim PB_7$ に接続してあり、さらにその先端は外部の周辺機器と接続しています。したがって、実質的にはこのPIRが外部の周辺機器と接続しているといえます。


このレジスタを使用するときは前もってDDRにより、データの入出力の方向を決定しておくようにします。

# 1・6 プログラミングの方法

#### ●イニシャライズの場合

PIAのプログラムは必ずイニシャライズ(初期設定)から始まります。初期設定ルーチンでは、ペリフェラル・インターフェース・レジスタを入力用とするのか出力用とするのか,または $CA_1$ 、 $CA_2$ 、 $CB_1$ 、 $CB_2$ の機能はどのようにセットするのか等の各種の設定をしておくことが必要です。初期設定ルーチンの流れを図7-6に示します。

データ方向レジスタとペリフェラル・インターフェース・レジスタの切り換えはコントロール・レジスタのビット2の値により行われます。したがって必ず最初はコントロール・レジスタに0を書き込み、強制的にビット2を0にしてデータ方向レジスタを選択します。次にデータ方向設定用データを書き込ん



でデータの入出力方向を決めたら、再びコントロール・レジスタのビット 2 を 1 にして、ペリフェラル・インターフェース・レジスタが選択されるようにし とおきます。

PIAを使用するときは大きく分けて2つの使用形態があります。

- ① PA<sub>0</sub>~PAn, PB<sub>0</sub>~PBnの端子だけを使用して制御する
- ② ①の動作に加えて $CA_1$ ,  $CA_2$ ,  $CB_1$ ,  $CB_2$ などを使用するまず①の使用形態の場合のプログラミング法を説明します。例としてAポートの場合を取り上げますが、Bポートの場合も同様です。使用したレジスタ記号は次のようになります

CRA: コントロール・レジスタA CRB: コントロール・レジスタB

DDRA:データ方向レジスタA DDRB:データ方向レジスタB

PIRA:ペリフェラル・インターフェース・レジスタA

PIRB:ペリフェラル・インターフェース・レジスタB

#### <リード動作>

Aポートからの入力データを AccA に読み込む動作をプログラムする

CLR CRA \*コントロール・レジスタのクリア

CLR DDRA \*データ方向レジスタに0を書き込む

LDA #\$04 \*PIRA選択に戻すためにコントロール ・レジスタAに\$04を書き込む

STA CRA

L D A P I R A \*Aポートに周辺装置からのデータが入力 される

表7-8 コントロール・ワード \$ 04の意味

		\$	0		\$ 4			
	7	6	5	4	3	2	1	0
設定值	0	0	0	0	0	1	0	0
	CA <sub>1</sub> から のフラグ	CA₂から のフラグ		CA <sub>2</sub> 制御		DDRA 選択 CA <sub>1</sub> 制御		
CRA	CA <sub>1</sub> の立 ち下がり エッジで 1になる	ち下がり エッジで	CA₂を 入力に	立ち下が りエッジ でCRB7が セット	IRQA(‡ "H"	ペリフェ ラル・レ ジを選択	立ち下が りエッジ でCRA7が セット	割り込み禁止

この動作設定用のコントロール・ワード \$ 04の意味は**表7-8**のようになります。

#### <ライト動作>

Aポートから\$55というデータを外部に出力する動作をプログラムしてみる。

CLR	CRA	* データ方向レジスタを選択した
LDA	#\$ F F	
STA	DDRA	* A ポートは出力にセット
LDA	#\$04	* P I R A選択に戻すためコントロール ・レジスタ A に \$ 04を書き込む
STA	CRA	
LDA	#\$55	*出力しようとするとデータを用意する
STA	PIRA	* A ポートから \$ 55というデータが出力される


#### ●ペリフェラル・コントロール・バスを使用するリード・ライト動作の場合

ペリフェラル・コントロール・バスの機能は非常に豊富です。こというのは、ペリフェラル・コントロール・バスはタイミングによるデータのやりとりが本来の役目だからです。このことを理解するためには実際に制御対象を接続して、お互いの(PIAと制御対象間の)タイミングを計りながら行うことが必要です。

本項のスペースでは書き切れませんので、ここでは、ペリフェラル・コントロール・バスの基本的使用だけに限定して説明します。

#### <リード動作>

図7-7に結線図を示します。Aポートを使用して周辺からのデータをMPUにリードする。周辺機器からは $CA_1$ に立ち上がり信号を与えてやり、データの発



#### 第7章□入出力機器のプログラミング

生したことをPIAに出力して知らせる.

CLR CRA \*DDRA選択 CLR DDRA \* A ポート入力に LDA #\$06 \*コントロールワード設定 \*CA,の立ち上がりでCRAAフラグを STA CRA セットする \* CA,の入力があると、CRAの7ビット 1 1 IDA CRA めが1になるのでそれを待つ BPL L 1 \*データがきたら A ポートからデータを読む。 LDA PIRA

この例におけるコントロールワード \$ 06の意味は表7-\$ のとおりです。このコントロールワードにおいては、コントロール・レジスタ  $\mathbb{C}$  R Aのビット  $\mathbb{O}$  を  $\mathbb{O}$  に変更すると、 $\mathbb{C}$  A<sub>1</sub>の立ち上がりですぐに割り込みルーチンに飛びます。しかし、本例では割り込みを禁止しています。

終わるとCRAフラグは "L" になる

#### <ライト動作>……パルス出力モードによる例

CA2からシステムクロックEの周期の幅を持ったパルスを出力させるプログラムについて考えます。このような動作形態はパルス出力モードといいます。接続関係を図7-8に示します。

 CLR
 CRA
 \* DDRA を選択

 CLR
 DDRA
 \* Aポートは入力にセット


 LDA
 #\$ 2 C
 \*コントロールワード・パルスモードにセットする

 STA
 CRA

 LDA
 PIRA
 \*リードで"L"のパルスが出力,次のEクロックの立ち下がりで"H"に戻る。

注意することは、このパルスモードのときはAポート側とBポート側は異な表7-9 コントロール・ワード \$ 06の意味

		\$	0		\$ 6					
	7	6	5	4	3	2	1	0		
設定値	0	0	0	0	0	1	1	0		
	CA <sub>1</sub> から のフラグ	CA₂から のフラグ		CA <sub>2</sub> 制御		DDRA 選択	CA <sub>1</sub> 制御	制御		
CRA	CA <sub>7</sub> の立 ち上がり でここが 1になる	の立ち下 がりで1	CA₂ を入力に	立ち下が りエッジ でCRB 7 がセット	IRQA(‡ "H"	ペリフェ ラル・レ ジを選択	立ち上が りでアク ティブ	IRQは マスク		



った動作をすることです。Aポート側はリード命令を実行した後でパルスが出力されますが、Bポート側はライト命令を実行した後でパルスが出力されます。プログラムは次のようになります。

 CLR
 CRB
 \*DDRB選択

 LDA
 #\$FF
 \*PIRBを出力にセット

 STA
 DDRB


 LDA
 #\$2C
 \*コントロールワード・パルスモードにセット

 STA
 CRB

 LDA
 #\$55
 \*ダミーのデータなのでこの場合なんでもよい

 STA
 PIRB
 \*CA₂が"L"になり、この後のEクロックの立ち上がりで"H"に戻る

この場合のタイミング図を図7-9に示します。パルス出力モードでは出力パルス幅はクロックEの1周期幅しか出力できません。私もこのモードでプリンタ



のストローブ信号を出力するシステムを作りましたが、ストローブ信号のパルス幅を広くできないため、動作が不確実で困ったことがありました。

#### <ライト動作>……CRA3コピーモードによる例

CRA3コピーモードは私が勝手につけた名称ですが、動作の仕組みを一番よく表現しているものと自負しています。


このモードは $CA_2$ からCRA3の値をコピーして出力します。ゆえにCA2は1ビットの出力ポートとして使用できます。

このとき $PA_0 \sim PA_7$ にはなんの影響もなく $CA_2$ にのみ出力することができます。

CLR CRA \*DDRAを選択

CLR DDRA \*PA $_0$ ~PA $_7$ を入力にセット

LDA #\$37 \*СА2 "L"を出力



STA CRA

LDA #\$3 F \* C A 2 から "H" を出力


STA CRA

以上の動作の様子は図7-10のようになります.

#### <ライト動作>……ハンドシェイク・モードによる例

一般にMPUは高速動作ですが、入出力装置はメカニカルな部分が多くあるために非常に低速です。そこで、この両者がデータをやりとりするときはMPUが低速の入出力機器の動作を待つ場合が多くなりますが、速度の差が大きいので同期をとりながら動作することは大変です。

このようなときにMPU側と入出力側でお互いに"送信した"、"受信した" という信号(フラグ)を交わしながら、データのやりとりをすれば同期をとり ながらの交信が可能になります。このようなモードをハンドシェイクモードと



いいます。

PIAはこのハンドシェイクモードを自動的に行うオートマチックなハンドシェイク機能を備えています。したがってこのモードを使えばMPU側はいちいちデータの装備や送信終了などの確認をすることは必要なく、PIAがすべて自動的に処理してくれます。PIAの持っているもっとも優れた機能の1つです。です。ただ難をいえばこのモード動作が理解しにくいことです。実際の動作状態におけるデバッグも、タイミングがからんでくるためにわかりにくいのが実情です。

では、実際にプリンタをPIAに接続して、一ハンドシェイクモードでドライブしたときの例をあげて解説します。接続回路を図7-11に示します。

プリンタ側では印字作業が終了して、次の文字の受け付けが可能になれば Busy フラグを "L"にして PIAに知らせます。 PIA側は、この信号により CRB7のフラグをセットします。 MPUはフラグを見ていてフラグがセット されると、 MPUは印字するデータを PIRBに書き込みます。自動的に CB2 が "H" から "L" に変化して出力されます。

一方、Aポートを用いてハンドシェイクを行うと $(CB_1$ の代わりに $CA_1$ 、 $CB_2$ の代わりに $CA_2$ )Bポートの場合とは異なった動作をするので注意が必要です。

Bポート側はペリフェラル・インターフェース・レジスタBにデータを書き込むと、CB2が自動的に出力されましたが、Aポート側はペリフェラル・インターフェース・レジスタAを読み込むことによって、CA2が出力されます。ハンドシェイク技法によりデータのやりとりをするときにはAポートは入力用に、Bポートは出力用に設定するのが一般的です。次にBポートを使用した場合の処理の中心となる部分のルーチンだけを示します。

L 1	LDA	CRB	* C B 1入力あったか(プリンタ O K か)
	BPL	L 1	*プリンタが準備されていなければ戻る
	LDA	PIRB	* C R B 7 をクリアするための空読み
	LDA	DATA	*印字データを AccA にセット
	LDA	PIRA	*印字データが出力され、同時に C B₂から ストローブ信号が自動的に出力される

このプログラムにおいて注意することがあります。ハンドシェイクモードにおいてはCRB7のリセットの動作が $CB_2$ の出力動作よりも先行しなければならないことです。動作の順序が逆になりますとプログラムは動きません。このようなことが悩む原因となりやすいので、気を付けてください。

以上で簡単に68系の代表的入出力用LSIであるPIAについて説明しました。非常に高い機能を持つLSIであるため、使用法について書くだけでも一冊の本ができるといわれています。このLSIのマスター法はたくさんの周辺機器を持続して実際に動作させた経験で体得することが一番です。読者のみなさんもSBC69に制御用機器を接続し、ぜひPIAの動作法をマスターしてください。



# ACIAのプログラミング

# コントロール・レジスタステータス・レジスタ

ACIA (非同期通信インターフェース・アダプタ) は、パラレル→シリアル・データ変換アダプタ用LSIです。最近脚光を浴びているデータ通信の分野では大活躍しており、これからも使用される製品が増えてくるでしょう。この機会にACIAを使って、その動作原理を学んでください。

ここでは接続回路については6章で述べましたので、ここではACIAの特性とプログラムの方法について述べることにします。

## 2·1 ACIAの素顔

ACIA (Asynchronous Communications Interface Adapter) は名前の示すとおり、単なるパラレル・シリアル・データの変換アダプタ用LSIです。通信回線の制御まで行う高い機能を持っています。今回はACIAとして68系ファミリのLSIであるMC6850を使用します。68系マイクロコンピュータのファミリICにおいては、PIAとともに中心的な存在になっているLSIです。シリアルデータ通信用のLSIでは80系の8251A,68系の6850,Z-80のSIO,この3つが代表的なものといえましょう。

6850はシステムクロック・スピードにより次の3種類があります.

MC6850 1 MHz用

MC68A50 1.5 MHz用

MC68B50 2 MHz用


本機では1MHzバージョンのMC6850を使います。

column 2.5.4


# パリティ・ビット

エラー防止に用いる伝送誤まり制御の一方式です。送信側では送信するキャラクタ・データにパリティ・ビットという1ビットを付加して送出します。パリティには2種類あります。①奇数パリティ ②偶数パリティ。たとえば①の奇数パリティのときにはキャラクタを構成しているビット列にパリティ・ビットを付加したときの1の数が奇数になるようにパリティ・ビットの値を決めたものです。受信側ではパリティ・ビットを含めたキャラクタ内の1の数を数えて奇数になれば受信データは正しいと判断します』しかし、2つのビットが同時に反転した場合には正しいと判断されてしまうため、あまり検出能力が高いとはいえません。下図に非同期通信方式のデータ・フォーマットを示します。

また偶数パリティ形式データの例としてテープ・データを示します。紙テープでは穴が1つ1ビットに相当します。横1列のデータ中の穴の数がどこも偶数になっているのがわかるでしょう。この紙テープは7ビット・データでは偶数パリティ形式になっています。



7ビット・データ、偶数パリティ形式テープ・データ





## 2・2 ACIAの構成

ACIAの内部構成は図7-12のようになります。ACIAのピン配置を図7-13に示します。図中の"直→並変換器"はシフトレジスタのようなものです。入出力ポートにはラッチが入っていて、データの時間的効率が最大になるように動作します。このような形式はダブルバッファ方式と呼ばれ、MPUの利用効率が向上します。

## 2・3 コントロール・レジスタ

ACIAの内部レジスタは表7-10に示します。次にコントロール・レジスタについて説明します。





コントロール・レジスタはACIAが送信あるいは受信するデータの型、割り込み制御の有無、クロックの分周比等についての取り決めを決定するところです。コントロール・レジスタのそれぞれのビットの意味は表7-10のようになります。

ではコントロール・レジスタのビットの役割を簡単に説明していきます.

#### ●CR<sub>1</sub>, CR<sub>0</sub> (ビット1, 0)

ACIAに与えられるクロックを、ACIAの伝送スピード(ボーレイト) に合う内部クロックに分周するビットです。

表7-10 コントロール・レジスタの各々のビットの意味

			ファンクション					ファンクション			OD	0.0	ファンクション	
CR <sub>7</sub>	CR <sub>6</sub>	CR <sub>5</sub>	RTS	送信割込	CR <sub>4</sub>	CR <sub>3</sub>	CR <sub>2</sub>	データビット	パリ	ティ	ストップ ・ビット	CR <sub>1</sub>	CR <sub>o</sub>	ション
	0	0	"L"	禁止	0	0	0	7 ビッ	偶	数	2	0	0	1/1
1で					0	0	1		奇	数				
受信時 割込可	0	1	" _ "	可	0	1	0	ット	偶	数	1	0	1	1/16
			64 ) 1 79	** 1	0	1	1		奇	数	,	U		1/10
0 で受信時割 公禁止	1	0	"H"	禁止	1	0	0	8ビット		2	1	0	1/64	
	1	1	" _ "	禁止	1	0	1				1		0	1/64
			-71	ブレークレ	1	1	0		偶	偶 数	1	1	1	マスタリセット
			-	レを送信	1	1	1		奇	数				

#### 第7章□入出力機器のプログラミング

たとえばクロック (Rxclock Txclock) が $19200\,H_z$ で $C\,R_1$ ,  $C\,R_0$ が0, 1 のとき, 分周比は表を見ると1/16なので, 内部では $19200\div16=1200$ になっています. この1200がボーレイトであり, 1200ボーのスピードといいます.

このビットが両方とも1のときはマスタ・リセットといい、ACIA内のレジスタをリセットします。ACIAはハード的なリセット端子がないので、使用するときは必ずマスタ・リセットを最初に行います。

#### ●CR<sub>4</sub>, CR<sub>3</sub>, CR<sub>2</sub> (ビット4, 3, 2)

送受信データの形式を決定するビット列です。ビット4が0でデータのビット数は7,ビット4が1でビット数は8の構成となります。ビット3,2はパリティ・ビットを付加するか、付加するとすればパリティは奇数か偶数かの決定とストップ・ビットの数の決定に関係します。

#### ●CR<sub>6</sub>, CR<sub>5</sub> (ビット6, 5)

送信時の割り込み機能とピン端子RTSの制御をするビットです。ビット5が0で送信時の割り込み禁止、1で送信時の割り込みがイネーブルとなります。MC6850には1ビット出力ポートとして $\overline{RTS}$ が、また1ビット入力ポートの $\overline{CTS}$ と $\overline{DCD}$ がそれぞれ用意されています。ビット6は出力ポートとして $\overline{RTS}$  端子を "L"、"H" のどちらかに設定します。ビット6が0で $\overline{RTS}$ は "L"、ビット6が1で "H" になります。

この機能により通信回線の制御ができます。ビット6,5の両方が1になるとRTSは"L"になって送信時の割り込みは禁止になります。また"ブレーク・レベルのみの送信"という動作を行います。このときは送信データに関係なく、"L"のレベルの送信が続きます。

#### ●CR7 (ビット7)

このビットが1になっていると、受信データの入力により割り込みが発生します。もしデータの入力処理を割り込みルーチンで実行させようとするならば、このビット7を1にしておきます。しかし、本機では割り込み処理をしていないので、ビット7は0にします。

以上、コントロール・レジスタの各ビットを説明しました。ユーザはプログラムのACIAのイニシャライズ時に自分のデータ伝送方式に合わせて各ビットをセットします。この操作は最初に1回のみ実行するだけです。

# 2・4 ステータス・レジスタ

ステータス・レジスタは送信部、受信部のいろいろなフラグが集まっているところです(表7-11)。各フラグは次のような働きをします。

#### ● RDRF (Receive Data Register Full)

受信データ・レジスタ内に、受信したデータが存在することを示します。M P U が受信データ・レジスタを読み出すと、(このフラグは自動的に0 になります。つまり、1 のときはデータがあることを意味します。

#### • TDRE (Transmit Data Register Empty)

送信データ・レジスタの中にデータがまだあるかないかを示します。1のときは送信データ・レジスタが空であることを意味し、MPUは次のデータをACIAに送ってよいことになります。

#### ● D C D (Data Carrier Detect)

このフラグはACIAODCD端子の状態をコピーしています。モデムからのキャリア入力がなくなると、この端子は"H"になります。"L"の状態で受信用のレジスタが動作可能となります。当然このときRDRFフラグは0になっています。ユーザが受信動作を実行しようとするときは $\overline{DCD}$ 端子の"L"を確認してから行います。 $\overline{DCD}$ フラグか1になっているとマスタ・リセットで"L"にすることはできません。

#### • CTS (Clear To Send)

モデムからの $\overline{\text{CTS}}$ 入力をコピーします。 $\overline{\text{CTS}}$ 端子が "L" のとき0にな

表7-11 ステータス・レジスタの各々のビットの意味

ビット位置	フラグ名	機能	方向
0	RDRF	受信データ・レジスタ内にデータあり	受
1	TDRE	送信データ・レジスタは空	送
2	DCD	キャリア入力あり	受
3	CTS	送信路の用意ができた	送
4	FE	フレーミング・エラー発生	受
5	OVRN	オーバーラン・エラー発生	受
6	PΕ	パリティ・エラー発生	受
7	IRQ	割り込み要求あり	受・送

り、"H"になると1になります。 $\overline{CTS}$ が"H"のとき $\overline{TIRE}$ フラグが立ちませんので、送信動作ができません。送信動作を実行するときは必ず"L"にしておいてください。このフラグもマスタ・リセットされませんので注意が必要です。

## • FE (Framing Error)

受信データにフレームエラーが生じたことを示します。

### OVRN (receiver OVerRuN)

受信データをMPUが読み込まないうちに次のデータが入力されてしまい,前のデータが失われたことを示します。 $CR_7 = 1$ にしておくと,このときに割り込みの発生が生じます。この割り込みはマスタ・リセットまたはデータ・レジスタの読み込みによりクリアします。

## ●PE (Parity Error)

受信データにパリティ・エラーが発生したことを示します。

## ● I R Q (Interrupt ReQuest)

このビットが1になっているときは送信,受信のどちらかで割り込み要求が発生したことを示します。フラグを調べることにより、割り込み発生の原因がTDRE, RDRF,  $\overline{DCD}$ , OVRNのどれによるのかが判断できます。

## 2・5 プログラミングの方法

プログラミングはPIAのときと同様に必ずイニシャライズから始めます。 前述しましたが、ACIAにはハード的なリセット端子はありませんので(電源投入直後はACIA内部の回路でリセットするが)、ACIAの設定はマスタ・リセットを実行させてから行うのがよいでしょう。


① 最初にACIAのイニシャライズを実行してみましょう。

例として8ビット・データ,パリティなし,2ストップビット,1/16分周の モードに設定する場合は次のようになります。

> L D A #\$03 \*マスタ・リセット S T A ACIACT \*コントロール・レジスタに書く L D A #\$11 \*コントロールワード値を

S T A ACIACT \*コントロール・レジスタに書く

② 次に1文字受信の場合のフローチャートとプログラムを図7-14に示します。




ACIAにシリアル・データが入ってくればRDRFフラグが1になるので、右に1ビットシフトします。RDRFフラグはビット0ですので右へシフトさせるとキャリーが立つのでキャリーが1になるのを待ちます。キャリーが立ったらデータ入力があったことを意味しています。次にACIAのデータ・レジスタから受信データをAccAにリードします。

③ 1文字送信の場合のフローチャートとプログラムを図7-15に示します.送信手順はまずCTSの確認から始めます.CTS端子が"H"になっているとTDREフラグが立たないので,必ず $\overline{CTS}$ 端子は"L"にしておくようにします.

一般にはRTS端子を $\overline{\text{CTS}}$ に結線しておくので、ACIAの初期設定のときはRTSを "L"にしておけば自動的に $\overline{\text{CTS}}$ は "L"にすることができます。

プログラムとしては、まず $\overline{CTS}$ の確認をした後に $\overline{TDRE}$ フラグのチェックを行います。チェック方法は $\overline{ASR}$ 命令を  $\overline{2}$  回実行して $\overline{CTS}$  でにビット  $\overline{1}$ 



の値を追い込んで、BCC命令で判断します。このチェックをパスしたら前もって AccA にセットしておいた1バイトの送信用データをACIAのデータ・レジスタにストアしてやると、ACIAが自動的に送信用データを Tx Data の端子から外部に送信を行います。

# APPENDIX

•••


主要 I/O デバイス

6809命令セット

6809機能別命令表


## 1 ■主要デバイス

## ・使用したLS-TTLのピン接続




## ・使用したLS-TTLのピン接続

7432




74139




74123

**FUNCTION TABLE** 


INPU	TS	OUTPUTS
CLEAR	АВ	Q Q
L	XX	L H
X	НХ	L* H*
X	XL	L* H*
Н	L 1	LL
Н	↓ H	77.77
1	LH	~~~




74244




## ・使用したLS-TTLのピン接続



## ・PIAとACIAのピン配置



## ·PTM,6809MPU,ROM,RAM,4050のピン配置



## 2 ■6809の命令表

## ・命令表の見方

マイクロコンピュータのプログラムを作成する場合には、1つ1つの命令の性格をよく理解しておかないと正確なプログラムを書くことはできません。個々の命令を理解するためには命令一覧表を参照することが必要となります。表①を例として、命令表の見方。使い方を説明します。

プログラムを書くときに "LDA #\$10" などと書きますが、このように書かれた記号をニーモニック・コードといいます。このニーモニック・コードをマシン語に変換するときは、まず命令表でニーモニック・コードが一致する行を探します。次にアドレッシングモードの一致する列の場所(OPコードの列です)に書かれている記号が目的の命令コードですので、これをマシン語として記入します。このときアドレッシングモードの欄で "井"の欄の数字は命令の構成バイト数を示しています。先ほどのニーモニック・コードの欄ではOPが\$86、井が2になっていますので、命令長は2バイト構成であり、結局マシン語は\$86、\$10となります。

同じくアドレッシングモードの欄で "~" の記号はマシンサイクルを示しています。マシンサイクルは、その命令を実行するためにマシンサイクルで何サイクル必要であるかを示します。68系ではマシンサイクルはクロック周波数と同じです。ここでは命令は2マシンサイクルですので、システムクロックが $1\,\mathrm{MHz}$ のときは $2\,\mu\mathrm{s}$ で実行が終了することになります。

また "~"と "‡"の項で、一+のついているものはインデックスト・アドレッシングや PSH, PUL 命令であることを意味しています。インデックスト・アドレッシングの種類やレジスタの種類により、命令長が記されている数字以上のバイト数にすることを示しているので、表②のように確認することが必要です。

次にフラグの変化の欄を説明します。フラグの変化の欄には "↓", "•" の 2 つの記号があります。"↓"の記号はフラグがその命令の実行後変化することを表します。一方, "•"の記号は、その命令の実行結果がフラグに何の影響も与えないことを示します。とくに条件分岐したいときは分岐命令の直前の命令のフラグ変化をじゅうぶんに吟味する必要があります。

じゅうぶんな説明ではありませんでしたが、命令表の使い方がわかったことと思います。全命令表は次ページ以降に示します。

## 表①

	1						アド	レッシ	ハンク	' • ₹	F								Т	Г	T	Г
		イミ				イレク	7  -	イン	デッ	クス	エクス	テンラ	マイッド	インハ	レント	脱明		5		2	1	L
命令	具体例	Op	~	- #	Ор	~	- #	Op	~	- #	Op	~	1	Ор	~	#	脱り明	Н	N	Z	V	I
ABX														3A	3	1	B + X → X (Unsigned)			0		Γ
ADC	ADCA ADCB	89 C9	2 2	2 2	99 D9	4	2 2	A9 E9	4+4+	2+2+	B9 F9	5	3				A + M + C → A B + M + C → B	1	1	8	1 "	I
ADD	ADDA	88	2	2	98	4	2	AB	4+	2+	ВВ	5	3		-		A + M - A	1	i	1	1	t
	ADDB	СВ	2	2	DB.	4	2	EB	4+	2+	FB	5	3				$B + M \rightarrow B$	1	1	1	1 "	l
	ADDD	C3	4	3	D3	6	2	E3	6+	2+	F3	7	3				D + M:M + 1 → D	•	1	1	1	
AND	ANDA ANDB ANDCC	84 C4 1C	2 2 3	2 2 2	94 D4	4	2	E4	4+4+	2+2+	B4 F4	5	3				A A M – A B A M – B CC A IMM – CC		1	1	0	
ASL	ASLA ASLB													48 58	2 2	1	A)	8	1	1	1	-
	ASL				08	6	2	68	6+	2+	78	7	3	58	2	'	B	8	1 1	1		
ASR	ASRA													47	2	1	A)	8	1	1	0	t
	ASRB				07	6	2	67	6+	2+	77	7	3	57	2	1	B	8	1	1		
BIT	BITA	85	2	2	95	4	2	A5	4+	2+	B5	5	3	-		-	Bit Test A (M A A)		1	1	0	t
	BITB	C5	2	2	D5	4	2	E5	4+	2 +	F5	5	3				Bit Test B (M A B)		1	1	0	
CLR	CLRA													4F	2	1	0 → A		0	1	0	Ī
	1		-		OF	6	2	6F	6+	2+	7F	24	_						0	1	0	
	COMB						2	- A1	4 .	2 +		_		53	2	1	B-8	8	-	+ '	0	H
CWAI	COIVI	3C	≥20	2	00						13	7	3	-			M-M	10	1 1		1	1
DAA	-	30	220			-					-			10	-		CC ∧ IMM → CC Wait for Interrupt	I	-	F	I	I
DEC	DECA	-		-							-			19	2	1	Decimal Adjust A		1	1	10	L
DEC	DECA													4A 5A	2 2	1	A - 1 - A B - 1 - B		1	1	1	
	DEC				0A	6	2	6A	6+	2+	7A	7	3	SA	4	1	M - 1 - M		1	1	1	
EOR	EORA EORB	88 C8	2 2	2 2	98 D8	4	2 2	A8 E8	4+	2+	B8 F8	5	3				A → M – A B → M – B	0	1	1	0	t
EXG	R1, R2	1E	8	2		-		LO	-	2 7	10		3				R1 - R2 <sup>2</sup>			1		+
INC	INCA	1.0	-	-								-	-	4C	2	1	A + 1 A		1	1	1	+
	INCB													5C	2	1	B+1-B		l:	i	1	
	INC				0C	Ď	2	6C	6+	2+	7C	7	3				M + 1 M		1	1	1	
JMP					0E	3	2	6E	3+	2+	7E	4	3				EA3-PC		0		0	
JSR					9D	7	2	AD	7 +	2+	BD	8	3				Jump to Subroutine	0	0	0	0	T
LD	LDA	86	2	2	96	4	2	A6	4+	2+	В6	5	3				M – A		1	1	0	T
	LDB	C6	2	2	D6	4	2	E6	4+	2+	F6	5	3				M→B		1	1	0	
	LDD	10	4	3	DC 10	5	2	EC 10	5+ 6+	2+3+	FC 10	6	3				M M + 1 - D		1	1	0	
	LUS	CE	-	-7	DE	0	3	EE	0+	3+	FE	/	4				M M + 1 - S		1	1	0	
	LDU	CE	3	3	DE	5	2	EE	5+	2+	FE	6	3				M M + 1 → U		1	1	0	
	LDX	8E	3	3	9E	5	2	AE	5+	2+	BE	6	3				M M + 1 → X		1	1	0	
	LDY	10 8E	4	4	10 9E	6	3	10 AE	6+	3+	10 BE	7	4				M M + 1 → Y	•	1	1	0	
LEA	LEAS	OL			JL			32	4+	2+	DE					-	EA3-S					+
	LEAU							33	4+	2+			_				2 11					
								30 31	4+	2+										1		

## 表2

BX	体例	イミラ Op I		イト	5	ノレク		1.		A											
BX	体例	Op						1/	ナツ	クス	エクス	テンテ	イッド	インハ	レント	説明		5	3	2	1
			~	#	Op	~	1	Op	~		Op	~	-	Op	~	1	脱明	H	N	Z	V
														3A	3	1	B + X → X (Unsigned)			•	
ADC ADC		89 C9	2	2 2	99 D9	4	2 2	A9 E9	4 + 4 +	2+ 2+	89 F9	5	3				A + M + C - A B + M + C - B	1 1	1	1	1 1
ADD ADD ADD ADD	DB	8B CB C3	2 2 4	2 2 3	9B DB D3	4 4 6	2 2 2	AB EB E3	4 + 4 + 6 +	2 + 2 + 2 +	BB FB F3	5 7	3 3				A + M - A B + M - B D + M M + 1 - D	1 1	1 1	1 1	1 1 1
AND AND AND	DB	84 C4 1C	2 2 3	2 2 2	94 D4	4	2	A4 E4	4+4+	2+2+	B4 F4	5 5	3				A A M - A B A M - B CC A IMM - CC	:	1	1	0

### ・6809の全命令表

								アドロ	ノッシ	ング	· +·	- F									1		
			イミ	ディエ	11	4-	(レ)	· ト	イン・	アック	7ス1	エクス	テンラ	マイッド	イン	ハレ	ント		5	3	2	1	0
命《	身体例	9	Op	~	1	Op	~		Op	-	*	Ор	-	#	Ор	-	*	脱明	Н	N	Z	V	(
LSL	LSLA LSLB LSL					08	6	2	68	6+	2+	78	7	3	48 58	2 2	1	A B C b <sub>7</sub> b <sub>0</sub> 0		1 1	1 1 1	1 1 1	
LSR	LSRA LSRB LSR					04	6	2	64	6+	2+	74	7	3	44 54	2 2	1	$ \begin{pmatrix} A \\ B \\ M \end{pmatrix} $ 0 $ \downarrow D_7 $ $ \downarrow D_0 $ c	:	0 0 0	1 1		
MUL															3D	11	1	A × B → D (Unsigned)			1	•	T
NEG	NEGA NEGB NEG					00	6	2	60	6+	2+	70	7	3	40 50	2 2	1	A + 1 - A B + 1 - B M + 1 - M	8 8 8	1 1	1 1	1 1 1	
NOP															12	2	1	No Operation		٠	•	•	Ι
OR	ORA ORB ORCC		8A CA 1A	2 2 3	2 2 2	9A DA	4	2 2	AA EA	4+4+	2 + 2 +	BA FA	5	3				A V M – A B V M – B CC V IMM – CC		1	1	0 0 7	-
PSH	PSHS PSHU		36	5 + <sup>4</sup> 5 + <sup>4</sup>	2 2													Push Registers on S Stack Push Registers on U Stack	:	:	:	:	
PUL	PULS		35 37	5 + 4 5 + 4	2 2													Pull Registers from S Stack Pull Registers from U Stack	:	:	:	:	
ROL	ROLA ROLB ROL					09	6	2	69	6+	2+	79	7	3	49 59	2 2	1	Å B B B B B B B B B B B B B B B B B B B	:	1 1 1	1 1 1	1 1	-
ROR	RORA RORB ROR					06	6	2	66	6+	2+	76	7	3	46 56	2 2	1	A B b b b b b b b b b b b b b b b b b b	:	1 1	1 1	:	-
RTI															3B	6 15	1	Return From Interrupt					t
RTS															39	5	1	Return from Subroutine				0	t
SBC	SBCA SBCB	1	82 C2	2	2 2	92 D2	4	2 2	A2 E2	4+	2+	B2 F2	5 5	3				A - M - C → A B - M - C → B	8	1	1	1	Ì
SEX															10	2	1	Sign Extend B into A	•	1	1	G	Ť
ST	STA STB STD STS STU STX STY					97 D7 DD 10 DF DF 9F	4 4 5 6 5 5 6	2 2 2 3 2 2 2 3	A7 E7 ED 10 EF EF AF 10 AF	4+ 4+ 5+ 6+ 5+ 5+	2+ 2+ 2+ 3+ 2+ 2+ 3+	B7 F7 FD 10 FF FF BF 10 BF	5 5 6 7 6 6 7	3 3 4 3 3 4				A-M B-M D-M M-1 S-M M-1 U-M M-1 X-M M-1 Y-M M+1	•	1 1 1 1 1	1 1 1 1	0000 000	
SUB	SUBA SUBB SUBD		80 C0 83	2 2 4	2 2 3	90 D0 93	4 4 6	2 2 2	A0 E0 A3	4+4+6+	2+ 2+ 2+	B0 F0 B3	5 5 7	3 3				A - M - A B - M - B D - M M + 1 - D	8 8	1 1		1	
SWI	SWI26 SWI26														3F 10 3F 11 3F	19 20 20	1 2	Software Interrupt 1 Software Interrupt 2 Software Interrupt 3	:	•			
SYNC		1													13	≥4	1	Synchronize to Interrupt		•		•	t
TFR	R1, R2		1F	6	2													R1-R2 <sup>2</sup>		•		•	t
TST	TSTA TSTB TST					0D	6	2	6D	6+	<u>2</u> +	7D	7	3	4D 5D	2 2	1	Test A Test B Test M	:	1 1	1	0 0	

#### 注:

- 1. この欄には基本サイクルとバイト数を示してあります。具体的な数値は、インデックス・アドレス・モードの表、表2の数値を加えると得られます。
- R1とR2は、任意の8ビット・レジスタまたは16ビット・レジスタのペアです。
   8ビット・レジスタはA,B,CC,DP
  - 16ピット・レジスタはX,Y,U,S,D,PC
- 3. EAは実効アドレスです.
- 4. PSHとPUL命令は、1バイトをブッシュまたはプルするのに5サイクル+1サイクル要します。
- 5. 5(6)の意味は:(ブランチ命令において)ブランチしない場合 5 サイクル、ブランチする場合 6 サイクルです。
- 6. SWIはIとFビットをセットします。SWI2とSWI3はIとFに影響を与えません。
- 7、コンディション・コードは命令実行結果によって直接セットされます.
- 8. ハーフ・キャリ・フラグの値は未定数です。
- 9. 特殊ケース-b 7がセットされているとキャリがセットされます。

				1						• E		W				****		-				
命令	具体例	イミラ	~ エ		-	レク	_		デッ	クス	エクス Op	テンテ	イット	インハ Op	レント	契明	<b>8</b> 党 明	5 H	3 N	2 Z	1	+
ABX	共中四	Op	~	#	Op	~	*	Op	~		Op	~	,	3A	3	1	B + X - X (Unsigned)		ä	•	÷	t
DC	ADCA	89	2	2	99	4	2	A9	4+	2+	B9	5	3	SA	3	-	A + M + C → A	1	1	1	1	t
ADC .	ADCB	C9	2	2	D9	4	2	E9	4+	2+	F9	5	3				B + M + C → B	1	1	1	1	l
ADD	ADDA	8B	2	2	9B	4	2	AB	4+	2+	ВВ	5	3				A + M A	1	1	1	1	
	ADDB	CB	2	2	DB	4	2	EB	4+	2+	FB	5	3				B+M→B	1	1	1	1	١
	ADDD	C3	4	3	D3	6	2	E3	6+	2+	F3	7	3				D + M:M + 1 → D	•	1	1	1	ļ
AND	ANDA	84 C4	2 2	2	94 D4	4	2	A4 E4	4+	2+	B4 F4	5	3				A ∧ M→A B ∧ M→B		1	1	0	
	ANDCC	10	3	2	04	4	-	E4	4+	2+	F4	5	3				CC A IMM - CC		•	.		l
ASL	ASLA	1.0	Ŭ	-										48	2	1	Als	8	1	1	1	1
	ASLB													58	2	1	В}	8	1	1	1	
	ASL				08	6	2	68	6+	2+	78	7	3				M c b7 b0	8	1	1	1	
ASR	ASRA													47	2	1	8) 4	8	1	1		
	ASRB				07	6	2	67	6+	2+	77	7	3	57	2	1		8	1	1		
31T	BITA	85	2	2	95	4	2	A5	4+	2+	B5	5	3			-	Bit Test A (M \( \Lambda \) A)		1	i	0	
311	BITB	C5	2	2	D5	4	2	E5	4+	2+	F5	5	3				Bit Test B (M A B)		1	i	0	
CLR	CLRA													4F	2	1	0-A		0	1	0	
	CLRB													5F	2	1	0-B		0	1	0	
	CLR				OF	6	2	6F	6+	2+	7F	7	3			-	0-M		0	1	0	
CMP	CMPA	81	2	2	91	4	2	A1	4+	2+	B1	5	3				Compare M from A Compare M from B	8	1	1	1	
	CMPB	C1 10	2 5	2	D1 10	7	2	E1 10	4+7+	2+	F1	8	4				Compare M M + 1 from D		1	1	i	
	CIVIED	83		4	93	1	"	A3	1	3 ,	B3						Compare man a money		1		1	
	CMPS	11 8C	5	4	11 9C	7	3	11 AC	7+	3+	11 BC	8	4				Compare M M + 1 from S	•	1	1	1	
	CMPU	11	5	4	11	7	3	11	7+	3+	11	8	4				Compare M M + 1 from U		1	1	1	
		83			93			АЗ			83											
	CMPX	8C	4	3	90	6	2	AC	6+	2+	BC	7	3				Compare M M + 1 from X	:	1	1 1	1	
	CMPY	10 8C	5	4	10 9C	7	3	10 AC	7+	3+	10 BC	8	4				Compare M M + 1 from Y		1	1	1	
COM	COMA	00	-		30	+-		70	-	-	100	-		43	2	1	Ā→A		1	1	0	
COIVI	COMB													53	2	1	B-B	•	1	1	0	
	COM				03	6	2	63	6+	2 +	73	7	3				M - M		1	1	0	
CWAI		3C	≥20	2													CC A IMM - CC Wait for Interrupt					
DAA														19	2	1	Decimal Adjust A		1	1	0	
DEC	DECA													4A	2	1	A - 1 - A		1	1	1	
	DECB				0A	1	2	6A	6+	2+	7A	7	3	5A	2	1	B − 1 → B M − 1 → M		1	1	1	
500	DEC	00	1	2	98	6	2	A8	4+	2+	B8	5	3	-	_	-	A ★ M → A		1	1	0	
EOR	EORB	88 C8	2	2 2	D8	4	2	E8	4+	2+	F8	5	3				B ★ M→B		i	1	0	
EXG	R1, R2	16	8	2	-	1	1			-	-	-		1		1	R1 R2 <sup>2</sup>					
INC	INCA	112	+	-	-	-	-	-	-	-	+-	-	+	4C	2	1	A + 1 A		1	1	1	
1140	INCB													5C	2	1	B + 1 → B		1	1	1	
	INC				OC.	6	2	6C	6+	2+	7C	7	3	1			M + 1 - M		1	1	1	
JMP					OE	3	2	6E	3+	2+	7E	4	3				EA <sup>3</sup> -PC			•		
JSR					9D	7	2	AD	-	2+	BD	8	3				Jump to Subroutine			•		
LD	LDA	86	2	2	96	4	2	A6		2+	B6	5	3				M-A	:	1	1	0	
	LDB	C6	2	3	D6 DC	5	2 2	E6 EC		2+	F6 FC	5	3				M – B M M + 1 – D		1 1	1	0	
	LDS	10	4	4	10	6	3	10	6+	3+	10	7	4				M M + 1 → S		1	i	0	
	1	CE			DE			EE			FE											
	LDU	CE	3	3	DE	5	2	EE	5+	2+	FE	6	3				M M + 1 - U		1	1	0	
	LDX	8E	3	3	9E	5	2	10			BE 10	6 7	3				M M + 1 - X M M + 1 - Y	:	1	1	0	
	LDY	10 8E	4	4	10 9E	0	3	AE		13+	BE	1'	4	1		1	TVI.IVI T I = I	1	1	1	1	
LEA	LEAS	00	1	1	1 02	1		32	4+	2+	1		1	1		1	EA3-S				١.	
LLM	LEAU							33			1						EA3-U					
	LEAX					-		30			1						EA3-X	•		1		
	LEAY					1		31	4+	2+	1	1	1	1	1		EA3-Y			1		

凡例: M の補数 1 テストの結果の影響を受ける → 転送方向 OP オペコード 16進 • 変化なし H ビット3カらの補助キャリ MPUサイクル数 CC コンディション・コード・レジスタ バイト数 N 負(符号ビット) コンカチネーション Z ゼロ V オーバフロー2の補数 C ALUからのキャリ 算術加算 V 論理和 OR - 算術減算 Λ 論理積 AND • 乗算 ₩ 排他的論理和 EXOR

		4	レッシ E ー ト							
			ラティ			5	3	2	1	0
命令	具体例	OP	~ 5	1	説明	Н	N	Z	٧	C
BCC	BCC LBCC	24 10 24	3 5(6)	2	Branch C = 0 Long Branch C = 0		0	0	0	
BCS	BCS LBCS	25 10 25	3 5(6)	2	Branch C = 1 Long Branch C = 1	0	0	0	0	
BEQ	BEQ LBEQ	27 10 27	3 5(6)	2 4	Branch Z = 1 Long Branch Z = 0		0	0	0	0
BGE	BGE LBGE	2C 10 2C	3 5(6)	2	Branch≥ Zero Long Branch≥ Zero	0		0		0 0
BGT	BGT LBGT	2E 10 2E	3 5(6)	4	Branch > Zero Long Branch > Zero					0
ВНІ	BHI LBHI	22 10 22	3 5(6)	2	Branch Higher Long Branch Higher	0	•	•	•	•
BHS	BHS	10	3 5(6)	2	Branch Higher or Same Long Branch Higher				•	
	20110	24	3101		or Same			Ĭ,		
BLE	BLE	2F 10 2F	3 5(6)	2	Branch≤Zero Long Branch≤Zero			•	•	
BLO	BLO	25 10 25	3 5(6)	2	Branch lower Long Branch Lower	0	0	0	0	0

			レッシ モー	۴Ť						
命令	具体例	OP	ラティ	7	10. BA	5 H	3	2 Z	1 V	0
BLS	BLS	23	3	2	Branch Lower or Same			0		
	LBLS	10 23	5(6)	4	Long Branch Lower or Same		0		۰	
BLT	BLT	2D	3	2	Branch < Zero	0	0	0	0	
	LBLT	10 2D	5(6)	4	Long Branch < Zero	•		٠	۰	•
BMI	BMI	28	3	2	Branch Minus		0			0
	LBMI	10 28	5(6)	4	Long Branch Minus	•	۰	۰	۰	
BNE	BNE	26	3	2	Branch Z = 0			۰		
	LBNE	10 26	5(6)	4	Long Branch Z≠0	٠	۰	٠	•	
BPL	BPL	2A	3	2	Branch Plus	0	0			0
	LBPL	10 2A	5(6)	4	Long Branch Plus	۰	۰	٠.	0	0
BRA	BRA	20	3	2	Branch Always		0		0	
	LBRA	16	5	3	Long Branch Always		0	۰		
BRN	BRN	21	3	2	Branch Never			0	0	
	LBRN	10	5	4	Long Branch Never	0		0	0	0
BSR	BSR	8D	7	2	Branch to Subroutine	0				
	LBSR	17	9	3	Long Branch to Subroutine	۰	۰	۰	۰	
BVC	BVC	28	3	2	Branch V = 0	0	0		۰	
	LBVC	10 28	5(6)	4	Long Branch V = 0	۰	•	٠	٠	•
BVS	BVS	29	3	2	Branch V = 1	0		0	0	0
	LBVS	10 29	5(6)	4	Long Branch V = 1	۰	•	٠	۰	

#### 単純ブランチ

	OP	~	#
BRA	20	3	2
LBRA	16	5	3
BRN	21	3	2
LBRN	1021	5	4
BSR	8D	7	2
LBSR	17	9	3

#### 単純コンディショナル・ブランチ (注 | ~ 4)

Test	True	OP	False	OP
N = 1	BMI	2B	BPL	2A
Z = 1	BEQ	27	BNE	26
V = 1	BVS	29	BVC	28
C = 1	BCS	25	BCC	24

#### 符号化コンディショナル・ブランチ (注1~4)

Test	True	OP	False	OP
r>m	BGT	2E	BLE	2F
$r \ge m$	BGE	2C	BLT	2D
r = m	BEQ	27	BNE	26
$r \le m$	BLE	2F	BGT	2E
r < m	BLT	2D	BGE	2C

#### 符号なしコンディショナル・ブランチ (注 1 ~ 4)

Test	True	OP	False	OP
r>m	ВНІ	22	BLS	23
r≥m	BHS	24	BLO	25
r = m	BEQ	27	BNE	26
$r \le m$	BLS	23	ВНІ	22
r < m	BLO	25	BHS	24

#### 注:

- 1. すべてのコンディショナル・ブランチには、ショートとロングがあります。
- 2. すべてのショート・ブランチは2バイトであり、3サイクル要します。
- 3. すべてのコンディショナル・ロング・ブランチには、ショート・ブランチのオペコードに \$10がつき、ブランチ先を 表すため16ビットのオフセットを使います。
- 4. すべてのコンディショナル・ロング・プランチは4パイトで、プランチする場合6サイクル、プランチしない場合5サイクルを要します。

## 3 ■機能別命令表

## ・8ビット・アキュムレータ/メモリ命令

命令	説明
ADCA, ADCB	Add memory to accumulator with carry
ADDA, ADDB	Add memory to accumulator
ANDA, ANDB	And memory with accumulator
ASL, ASLA, ASLB	Arithmetic shift of accumulator or memory left
ASR, ASRA, ASRB	Arithmetic shift of accumulator or memory right
BITA, BITB	Bit test memory with accumulator
CLR, CLRA, CLRB	Clear accumulator or memory location
CMPA, CMPB	Compare memory from accumulator
COM, COMA, COMB	Complement accumulator or memory location
DAA	Decimal adjust A accumulator
DEC,DECA, DECB	Decrement accumulator or memory location
EORA, EORB	Exclusive or memory with accumulator
EXG R1, R2	Exchange R1 with R2 (R1, R2 = A, B, CC, DP)
INC, INCA, INCB	Increment accumulator or memory location
LDA, LDB	Load accumulator from memory
LSL, LSLA, LSLB	Logical shift left accumulator or memory location
LSR, LSRA, LSRB	Logical shift right accumulator or memory location
MUL	Unsigned multiply $(A \times B \rightarrow D)$
NEG, NEGA, NEGB	Negate accumulator or memory
ORA, ORB	Or memory with accumulator
ROL, ROLA, ROLB	Rotate accumulator or memory left
ROR, RORA, RORB	Rotate accumulator or memory right
SBCA, SBCB	Subtract memory from accumulator with borrow
STA, STB	Store accumulator to memory
SUBA, SUBB	Subtract memory from accumulator
TST, TSTA, TSTB	Test accumulator or memory location
TFR R1, R2	Transfer R1 to R2 (R1, R2 = A, B, CC, DP)

注:A, B, CC, それにDPはPSHS, PSHU (PULS, PULU) 命令を用いてスタックにプッシュ (プル) できます.

## ・16ビット・アキュムレータ/メモリ命令

命 令	説明	
ADDD	Add memory to D accumulator	
CMPD	Compare memory from D accumulator	
EXG D, R	Exchange D with X, Y, S, U, or PC	
LDD	Load D accumulator from memory	
SEX	Sign Extend B accumulator into A accumulator	
STD	Store D accumulator to memory	
SUBD	Subtract memory from D accumulator	
TFR D, R	Transfer D to X, Y, S, U, or PC	
TFR R, D	Transfer X, Y, S, U, or PC to D	

注:DはPSHS, PSHU (PULS, PULU) 命令を用いてスタックにブッシュ (ブル) できます。

## ・インデックス・レジスタ/スタック・ポインタ命令

命 令	説明
CMPS, CMPU	Compare memory from stack pointer
CMPX, CMPY	Compare memory from index register
EXG R1, R2	Exchange D, X, Y, S, U or PC with D, X, Y, S, U or PC
LEAS, LEAU	Load effective address into stack pointer
LEAX, LEAY	Load effective address into index register
LDS, LDU	Load stack pointer from memory
LDX, LDY	Load index register from memory
PSHS	Push A, B, CC, DP, D, X, Y, U, or PC onto hardware stack
PSHU	Push A, B, CC, DP, D, X, Y, S, or PC onto user stack
PULS	Pull A, B, CC, DP, D, X, Y, U, or PC from hardware stack
PULU	Pull A, B, CC, DP, D, X, Y, S, or PC from hardware stack
STS, STU	Store stack pointer to memory
STX, STY	Store index register to memory
TFR R1, R2	Transfer D, X, Y, S, U or PC to D, X, Y, S, U, or PC
ABX	Add B accumulator to X (unsigned)

## ・ブランチ命令

命 令	説明	
	単純ブランチ	
BEQ, LBEQ	Branch if equal	
BNE, LBNE	Branch if not equal	
BMI, LBMI	Branch if minus	
BPL, LBPL	Branch if plus	
BCS, LBCS	Branch if carry set	
BCC, LBCC	Branch if carry clear	
BVS, LBVS	Branch if overflow set	
BVC, LBVC	Branch if overflow clear	
符号付きブランチ		
BGT, LBGT	Branch if greater (signed)	
BVS, LBVS	Branch if invalid 2s complement result	
BGE, LBGE	Branch if greater than or equal (signed)	
BEQ, LBEQ	Branch if equal	
BNE, LBNE	Branch if not equal	
BLE, LBLE	Branch if less than or equal (signed)	
BVC, LBVC	Branch if valid 2s complement result	
BLT, LBLT	Branch if less than (signed)	
	符号なしブランチ	
BHI, LBHI	Branch if higher (unsigned)	
BCC,LBCC	Branch if higher or same (unsigned)	
BHS, LBHS	Branch if higher or same (unsigned)	
BEQ, LBEQ	Branch if equal	
BNE, LBNE	Branch if not equal	
BLS, LBLS	Branch if lower or same (unsigned)	
BCS, LBCS	Branch if lower (unsigned)	
BLO, LBLO	Branch if lower (unsigned)	
	その他ブランチ	
BSR, LBSR	Branch to subroutine	
BRA, LBRA	Branch always	
BRN, LBRN	Branch never	

## ・その他の命令

命 令	説明	
ANDCC	AND condition code register	
CWAI	AND condition code register, then wait for interrupt	
NOP	No operation	
ORCC	OR condition code register	
JMP	Jump	
JSR	Jump to subroutine	
RTI	Return from interrupt	
RTS	Return from subroutine	
SWI, SWI2, SWI3	Software interrupt (absolute indirect)	
SYNC	Synchronize with interrupt line	

## 【引用。参考文献】

M6800ファミリ8ビット・データブック, 日本モトローラ, 1980 MC6809-MC6809Eマイクロプロセッサプログラミングマニュアル, 日本モトローラ, 1982 8-BIT MICROPROCESSOR & PERIPHERAL DATA, MOTOROLA, 1983 日立データブック8/16ビットマイクロプロセッサ、日立、1981 日立データブック8/16ビットマイクロコンピュータ周辺LSI, 日立, 1981 The Bipolar Digital Integrated Circuits Data Book, TEXAS INSTRUMENTS, 1986 LOGIC DATABOOK VOLUME1, NATIONAL SEMICONDUCTOR CORPORATION, 1984 デバイスマニュアル、マキシム:ジャパン 横井与次郎、マイクロコンピュータ・ハードウェア基礎技術、ラジオ技術社 横井与次郎,マイクロコンピュータ基礎技術マニュアル,ラジオ技術社

松本吉彦,私だけのマイコン設計&製作,CQ出版社 A, オズボーン, マイクロコンピュータプログラミング, マイテック社 相原隆文, Z-80実用マイコン製作, 技術評講社 高橋豊, 6809ソフトウェア開発, CQ出版社

## おわりに

以上、MC6809を搭載したマイクロコンピュータについて、基礎理論と製作 回路の両面から説明してきました。6809のイメージが湧いてきたでしょうか

この本は上下巻合わせて効果を発揮します。第1巻は基礎編としての性格を持ち、第2巻は応用編としての性格を持っています。第1巻で学んだ内容をベースにして、いよいよ第2巻では実際にワンボード・マイコンを組み立てていきます。

本書は、"はじめに"でも述べたように、

「マイコンを理解する一番の近道は作ってみることである」

ということを理念に構成されています。ぜひ、第2巻のマイコン製作まで行う ことを望みます。

わたしの経験でも、理論面でどうしても理解できなくて困ったことがありましたが、実際にコンピュータを作り、プログラムを実行していく段階で、ひとりでに疑問点が氷解してしまったものです。第1巻の内容がどうもよく理解できないという人も、第2巻に進むことで、さらに大きく前進できるのではないかと思います。

部品の発注は終わりましたか。まだ部品を注文していない人は、ぜひ部品を そろえるようにしてください。では、みなさん、第2巻でまたお会いしましょ う。

# さくいん

●数字順	BVS91
10進数13	CLR66
16進数13,16	CMP66, 82
2 進数13	CMPD78
2進化10進数13,16	COM67
2の補数24	CRA3コピーモード210
680035	CWAI96
6809E36	DAA68
7 セグメントLED181	DEC68
8 進数13, 16	DMA/BREQ48
	E47
●アルファベット順	EOR69
ABX86	EXG69, 78, 83
ACIA····· 135, 164	FIRQ48, 126
ADC63	HALT48
ADD	I/Oポート·····32
ADDD77	I/O領域······134
AND64	INC70
ANDCC95	IRQ 48, 124
ASL65	JMP97
ASR65	JSR98
BA······48	LD70, 84
BCC91	LDDD78
BCD13, 16	LEA83
BCS91	LSB25
BEQ90	LSL71
BGE92	LSR71
BGT92	MRDY49
BHI92	MSB25
BHS92	MUL71
BIT ·····66	NEG72
BLO92	NMI······48, 125
BLS93	NOP96
BLT92	OR72
BMI90	ORCC97
BNB90	PC相対アドレッシング119
BPL·····90	PIA ······135, 161
BRA93	PIR204
BRN94	PSH84
BS······48	PTM135
BSR93	PUL86
BVC91	RESET 49, 126

ROL73	自動増域型インデックスト・アドレッシング・118
ROM2732·····155	スタック・ポインタ・レジスタ(SP)51
RAM6264·····154	スタティック表示方式185
ROR73	ステータス・レジスタ219
RS232C172	ストローブ信号165
RTI99	スリー・ステート・バッファ45
RTS98	絶対アドレス25
R/W47	相対アドレス
SBC73	ダイナミック表示方式185
SEX79	ダイレクト・アドレッシング106
ST74, 86	ダイレクト・ページ・レジスタ(DP)52
STD79	直列信号データ172
SUB74	
SUBD80	定数オフセット付インデックスト・アドレッシング114 データ・バス46
SWI	
SYNC100	データ方向レジスタ203
Sフォーマット ······175	デコード回路の全体構成150
TFR75, 80	電圧レベル変換用IC178
TST75	内部割り込み123
75	ニブル・・・・・・20
●50音順	ハーフ・キャリー
アキュムレータ・レジスタ51	ハンドシェイクモード211
アキュムレータ・オフセット付き	バイト・・・・・・・・・21
インデックスト・アドレッシング116	バッファ回路137
アクセスタイム	パルス出力モード208
	パリティ・ビット215
アドレスデコーダ回路148	パワー・オン・リセット回路148
アドレス・バス46	非同期式通信のデータ形式174
アドレッシングモード103	ビット20
アノードコモン184	符号付き 2 進数26
イミディエイト・アドレッシング107	符号なし2進数26
イメージアドレス150	プルアップ抵抗140
インデックスト・アドレッシング108	プログラム・カウンタ(PC) ·····52
インデックス・レジスタ51	並列信号データ172
インヘレント・アドレッシング108	ペリフェラル・インターフェース・レジスタ・194
エクステンデッド・アドレッシング105	ペリフェラル・データ・バス194
エンタイア57	補数24
オーバーフロー・・・・・・55	ポロー54
オフセットなしインデックスト・アドレッシング…113	ポジション・インデペンデント41
カソードコモン184	ポストバイト108
間接アドレッシング121	マシンサイクル50
外部割り込み123	リエントラント41
キャリー53	リカーシブ・コール41
コンデション・コード・レジスタ(CC)53	リセット回路147
コントロール・レジスタ198,216	リラティブ・アドレッシング111
数値の重み22	ワード21
システムクロック39	割り込み123

近藤元一 (こんどう もとかず) 山形県立東根工業高等学校 電子科教諭

> HARDWARE BOOKS3 6809マイコン製作実習(上)

昭和62年2月20日 初版 第1刷発行

著者 近藤元一発行者 片岡 巌

発行所 株式会社技術評論社

東京都千代田区九段南2-4-13 電話 03(262)9351 営業部

03(262)7671 編集部

印刷/製本 図書印刷

定価はカバーに表示してあります

本書の一部または全部を著作権法の定める 範囲を超え、無断で複写、複製、転載、テ ーブ化、ファイルに落とすことを禁じます。 ② 1987、近藤元一

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM